CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 3614.15 .16 .17 .18 .19 ... 4323 »
  1. taxi

    0下载:
  2. 出租车计费器系统。起步价,3km后按1.2元/km计算,当计费器达到20元时,每千米加收50 的车费。车停止和暂停时不计费。-Taxi billing system. Pricing starts, 3km after 1.2/km calculated that when the meter reached 20 yuan per km additional 50 of the fare. Cars do not stop and suspend billing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.92kb
    • 提供者:dong
  1. lpf

    0下载:
  2. 实现低通采样功能的vhdl代码,可在quartus里运行。-The achievement of low-pass function vhdl sample code can be run in quartus.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4.22kb
    • 提供者:
  1. traffic

    0下载:
  2. 实现交通灯的vhdl程序,可在quartus里运行,这是一个平时实验课中场遇到的小程序。-Vhdl traffic lights to achieve the program can be run in quartus, this is a normally encountered in the experimental class midfielder applet.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1015byte
    • 提供者:
  1. dianziqin

    0下载:
  2. vb编写的电子琴,仿真实电子琴操作界面,包含与FPGA串口通信的功能。-vb prepared organ, electric piano emulation interface is included with the FPGA serial communication functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:4.52kb
    • 提供者:tianyongfan
  1. intro_40nm_xcvr_portfolio_finaledit_cn

    0下载:
  2. Altera的40-nm收发器系列产品, 发展趋势和挑战
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:985.03kb
    • 提供者:Thomas
  1. SY10

    0下载:
  2. 本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD/FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL(或AHDL)源程序。该设计的正确性已通过硬件实验得到验证。 -The musical performance circuit’s design and implement Abstract: This paper introd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:300.12kb
    • 提供者:guo
  1. Quartusrs232

    0下载:
  2. 串口通讯,与硬件联通调试过,收发程序是分开的。-Serial Communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:100.06kb
    • 提供者:icesongjie
  1. englishword

    0下载:
  2. 这是电子通信行业fpga应用英文缩略语表,对工程技术人员有很高的参考价值-english words
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:11.62kb
    • 提供者:vann
  1. awef

    0下载:
  2. FPGA同步设计及实现 文件是caj格式的,去下载一个caj就可以了。硕士论文-nice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:219.63kb
    • 提供者:vann
  1. audiofiles

    0下载:
  2. audio file on virtex
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:12.55kb
    • 提供者:nguyen hung
  1. pctosram

    0下载:
  2. interface pc to virtex
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:nguyen hung
  1. sramfiles

    0下载:
  2. interface on virtex test ram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8.22kb
    • 提供者:nguyen hung
« 1 2 ... .09 .10 .11 .12 .13 3614.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com