CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 3614.15 .16 .17 .18 .19 ... 4323 »
  1. GTKWave_ISim

    0下载:
  2. gtkwave simulator for fpga code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:8.06mb
    • 提供者:ar
  1. internal_reset.v

    0下载:
  2. code for internal reset in fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:547byte
    • 提供者:ar
  1. fft

    0下载:
  2. fft in verilog code for fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:11.47kb
    • 提供者:ar
  1. VGA

    0下载:
  2. vga显示硬件模块verilog语言编写,实现了一个动画显示,适合于初学者学习。-vga display hardware module verilog language to achieve an animated display, suitable for beginners to learn.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.26kb
    • 提供者:张龙
  1. huffman

    1下载:
  2. 用verilog硬件语言实现了动态huffman编码,能够压缩字符串文件,展示了硬件的压缩率-Using verilog hardware descr iption language to achieve a dynamic huffman coding to compress the string file, showing the hardware compression rate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.62kb
    • 提供者:张龙
  1. IO-timing-constrain-in-fpga

    0下载:
  2. 对FPGA的IO口的时序分析小结,能够详细理解其约束时序规则-FPGA timing analysis summary of IO port, capable of a detailed understanding of its timing constraint rules
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:184.94kb
    • 提供者:张龙
  1. IIC

    0下载:
  2. 硬件语言verilog实现IIC控制器,严格按照IIC协议编写硬件控制器行为及代码-Hardware language verilog realize IIC controllers, written in strict accordance with IIC protocol hardware controller behavior and codeHardware language verilog realize IIC controllers, written in strict acco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.52kb
    • 提供者:张龙
  1. MVLSI_CBP_16.-FPGA-based-for-Implementation-of-Mu

    0下载:
  2. Paper on FPGA-based-for-Implementation-of-Multi-Serials-to-Ethernet-Gateway
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:353.35kb
    • 提供者:PADDU
  1. divby4.5.v

    0下载:
  2. This Divider by 4.5.-This is Divider by 4.5.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:555byte
    • 提供者:Gourav Agarwal
  1. lfsrupdwn.v

    0下载:
  2. This left shift register.-This is left shift register.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:710byte
    • 提供者:Gourav Agarwal
  1. divby3.v

    0下载:
  2. This Divider by 3.-This is Divider by 3.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:662byte
    • 提供者:Gourav Agarwal
  1. jkff_behav.v

    0下载:
  2. This is JK-FF in Behavioural Style.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:592byte
    • 提供者:Gourav Agarwal
« 1 2 ... .09 .10 .11 .12 .13 3614.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com