CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 3614.15 .16 .17 .18 .19 ... 4323 »
  1. Boundary-Scan-Architecture

    0下载:
  2. 边界扫描技术相关资料,官方说明,含各个模块的介绍。很有参考价值。-Boundary-Scan Architecture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:48.78kb
    • 提供者:mojhui
  1. JTAG

    0下载:
  2. 边界扫描技术相关资料,含各个模块的介绍。很有参考价值。-JTAG TAG CONTROLLER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:593.95kb
    • 提供者:
  1. 1

    0下载:
  2. 基于USB接口的边界扫描测试控制器设计,很实用,值得参考。-jtag tap controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:375.07kb
    • 提供者:mojhui
  1. VGA

    0下载:
  2. 基于FPGA的VGA动态显示设计,采用Verilog语言,只要实现VGA动态地显示图片,还有花纹,棋盘,以及按键控制音乐的声响等等。。。。有需要的就下来看看吧。-FPGA-based VGA display dynamic design, using Verilog language, as long as the VGA achieve dynamic display pictures, as well as patterns, board, and a key to control musi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.37mb
    • 提供者:jav
  1. bishe_VGA

    0下载:
  2. 基于FPGA的VGA动态显示,有花纹,棋盘,以及图像的显示。还有音乐的播放。采用verilog语言-FPGA-based VGA display dynamic, with patterns, checkerboard, and the image is displayed. And music playback. Using verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.35mb
    • 提供者:jav
  1. clkdivverilog

    0下载:
  2. 使用verilog 计数50次 实现50分频,以此类推,分频器-clkdiv using verilog,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:57.09kb
    • 提供者:sui
  1. dds

    0下载:
  2. 直接数字频率合成法产生正弦波,方波,锯齿波,三角波等基本波形。-Generate sine wave, direct digital frequency synthesis method of square wave, sawtooth wave, triangle wave and other basic waveform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.38kb
    • 提供者:marui
  1. encoder-based-on-Gray-code

    0下载:
  2. 基于VHDL格雷码编码器的设计,可以在试验箱上直接运行-Design of VHDL encoder based on Gray code, can be run directly in the chamber
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:63.13kb
    • 提供者:漆广文
  1. quadratic_func_latest.tar

    0下载:
  2. QUADRATIC_FUNC used to implement arctan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:350.18kb
    • 提供者:jack abraham
  1. ALU32

    0下载:
  2. 32 bit ALU RTL Code using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:368.58kb
    • 提供者:prasanth
  1. Risc128

    0下载:
  2. 128 bit RISC processor implementation in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:409.45kb
    • 提供者:prasanth
  1. beep

    0下载:
  2. 蜂鸣器输出报警声实验 滴。。 滴-Buzzer alarm sound experiment drop. . drop. . drop. .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:131.35kb
    • 提供者:王鸿雪
« 1 2 ... .09 .10 .11 .12 .13 3614.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com