资源列表
fulladder
- 这是一个基于嵌入式的利用硬件高级描述语言编写的全加器程序，可以满足二进制全加的功能。-This is a use of embedded hardware-based high-level language to describe the All-Canadian program to meet the functions of the binary full adder.
138
- 用vhdl 语言实现138译码器，用vhdl 语言实现138译码器，-vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl vhdl
lab2-2
- 4位二进制加法器，vhdl实现,外带译码器部分，清晰简洁，可读性好-4-bit binary adder, vhdl achieved decoder part of the bargain, clear and concise, readable good
48_4.12
- 网络通信中的MII接口 通常将4位nibble数据送出，此程序将4位数据组合成8位数据并行输出（8比特==1个字节）。。完全可用 同时包含84转换-The MII network interface usually sent four nibble data, this procedure will be 4-bit data into 8-bit parallel output data (8 bits == 1 byte). . Completely available at the
EPM1270_adder
- vhdl 学习基础实例,有利于VHDL入门很有帮助-A good example for VHDL study.
EPM1270_comparator
- vhdl 基础例程，比较器，有利于VHDL入门学习-A good example for VHDL study
EPM1270_multiplier
- VHDL 乘法器 源代码，很好的VHDL 入门学习例程序-Multiplier VHDL source code, a good learning example VHDL entry procedures
sdramled
- alter FPGA，包含sdram的nios系统开发实验完整工程文件-nios develop based nios IDE6.0，system involved an sdram
Verilog_coding_study
- verilog coding study book ---) -verilog coding study book---)
juzhenjianpan
- 本源码用VHDL语言实现了用键盘控制米字管显示十进制-VHDL
generic_testbench
- VHDL中关于generic的用法，及其testbench，可以使用Modelsim仿真查看其功能-the usage of generic,a testbench file is given, we can use it to simulate the generic s function
the_VHDL_programe_of_generate_RAM
- 一个产生RAM的VHDL代码，使用这个程序不需要调用系统的RAM，可以对这个代码进行适当的修改，以提高RAM的速度-the VHDL programe of generate RAM