资源列表
k2
- t6his the last version of the ck!-t6his is the last version of the ck!
SIMULATION-AND-SYNTHESIS-OF-TRIPLE-DES-BLOCK-CIPH
- SIMULATION AND SYNTHESIS OF TRIPLE-DES BLOCK CIPHER USING VHDL
各段程序
- 具有多种功能的电子钟：闹钟，报时和修改，定时闹钟，报时时间，带闹钟，报时开关。 -with multiple functions of electronic bell : alarm clock, timer and modification, regular alarm clock, timer, with alarm clock, timer switches.
Stage3_Library
- 用MATLAB里的XILINX BLOCKS编写, 做嵌入式用的2个BLOCKS, 一个为除法BLOCK, 另一个为乘方BLOCK.
cliangzhu
- 本文件主要介绍了几个c的程序和VHDL的梁祝代码-This document describes several c program code and VHDL Butterfly Lovers
LED
- FPGA LED QUARTUISS VHDL
manchesterforvhdl
- 这是一个曼彻斯特编解码的VHDL源代码，非常好，值得一看。-Manchester codec VHDL source code, a very good eye-catcher.
VHDL
- 曼彻斯特编码的VHDL源程序?
标准的串口通讯设计VHDL
- 标准的异步串口通讯设计程序——基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
ADC
- xilinx spartan 3e上的A/D转换程序-xilinx spartan 3e A/D conversion process
huffman
- 用于FPGA的huffman算法的HDL编码，包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。
babin
- 八位并入串出移位寄存器 利用3种状态LOAD,CLK,SOUT,系统时钟为输入的CLK,在这3种状态间变换。发送时,当CLK上升沿时,并且LOAD=1时，输出（SOUT）为并行输入量的最低位（即din（0）），当CLK是上升沿时，LOAD低电平时，输出为并行输入量的最低位（din（0））。