资源列表
74ls299
- VHDL code for IC 742-VHDL code for IC 74299
RAOM
- 此包为两个程序，一个为八三编码器，一个为RAM存储器，程序完全能运行-This package of two programs, one for 83 encoder, a RAM memory, the program is fully capable of running
verilocode1
- verilog code1 of 32bit divider is uploaded
uart_rx
- 硬件描述语言设计的串口UART 接收源代码。-VerilogHDL UART RX RTL SOURCE CODE
SIG_CLK
- 四分频，四个相位的时钟输出，FPGA，vhdl，xilinx-Divided by four, four-phase clock output, FPGA, vhdl, xilinx
core
- 串转并的电路转换器，并包含testbench。-The converter circuit about serial to parrel, including testbench.
flash
- 用Verilog写的FLASH测试程序。先向FLASH里面写数据，然后再将数据读出来做比较。-Written using Verilog FLASH test program. Xianxiang FLASH write data inside, and then read out the data for comparison.
Count_4
- VHDL源码其中“music_rom”使用FPGA厂商提供的工具生成的，如Altera的Quartus II 及其宏功能生成的这些文件。 另外，我们还希望实现以下功能： * 播放音乐时，在ROM的结尾处暂停 * \"fullnote\"值为0时，表示静音 所以我们将原来的程序的最后一行从
GrayCnt
- 格雷码计数器的verilog实现，做通讯的朋友可以-Gray code counter verilog implementation, so friends can see communication
VGA_TEST
- 用verilog HDL实现的VGA接口，调试成功，能直接使用-Implemented using verilog HDL VGA interface, debugging success, can be used directly
Rake_Receiver
- 用Verilog HDL语言实现一个Rake接收机的最大比合并准则，其中3路输入数据是并行相关输出-Verilog HDL language with a Rake receiver maximum ratio combining criteria, of which 3 related to the parallel input data is output
sinA
- 求取输入角度的正弦三角函数值，并输出显示-Trigonometric sine of the angle to strike the input values and output display