CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .87 .88 .89 .90 .91 2592.93 .94 .95 .96 .97 ... 4323 »
  1. vhdlduogelizi

    0下载:
  2. 多个VHDL程序,跟大家参考,交流,谢谢,了,大家 -many VHDL procedures, with reference exchange, thank you, and we
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:313.24kb
    • 提供者:可耕地
  1. FSM

    0下载:
  2. FPGA学习资料,新手入门资料,VERILOG- Micron SDRAM DDR2 Simulation model Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:313.25kb
    • 提供者:liu
  1. VHDL100

    2下载:
  2. 包含了VHDL语言的100个例子,如交通灯控制器,空调系统有限状态自动机,FIR滤波器,五阶椭圆滤波器,闹钟系统的控制
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:313.25kb
    • 提供者:ttang
  1. vhdl100

    0下载:
  2. 很多VHDL例子,没有测试,供大家参考-VHDL many examples, there is no test, for your reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:313.25kb
    • 提供者:guolh
  1. diantikongzhimonichengxu

    1下载:
  2. 一个电梯控制模拟程序 做得很好 有很形象的动画展示
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:313.26kb
    • 提供者:lc
  1. fpga-for-ISE-and-Spartan

    0下载:
  2. 用赛灵思ISE9.2和Spartan-3E设计的四位计数器-Four counter with the Xilinx ISE9.2 and Spartan-3E
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:313.27kb
    • 提供者:武景
  1. traffic.qpf

    0下载:
  2. 设计一个主干道和支干道十字路口的交通灯控制电路,主干道绿灯亮、支干道红灯亮,并且主干道绿灯亮的时间不得少于60秒。-Design a main road and branch roads intersection traffic lights control circuit, the main road the green light, branch roads red light, green light and the main road is not less than 60 second
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:313.27kb
    • 提供者:孔小妹
  1. SRAM_Controller

    0下载:
  2. SRAM controller用于控制sram -SRAM controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:313.28kb
    • 提供者:liufl
  1. 61EDA_H593

    0下载:
  2. 基于Spartan-3e的数码管显示时钟程序的设计(整个流程讲解详细)-Spartan-3e-based digital tube display clock program (the entire process to explain in detail)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:313.28kb
    • 提供者:王赛男
  1. ASK

    0下载:
  2. 利用VHDL搭建通信系统(2进制调幅键控) 你可以熟悉学习通信系统-this is the code that is used for comunication about ASK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:313.29kb
    • 提供者:史杨鹏
  1. ram_verilog

    0下载:
  2. 本程序用verilog实现实现了RAM读写功能-This programe describe the properties of reading and writing ram.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:313.31kb
    • 提供者:lipeng
  1. ddc_dec

    0下载:
  2. the fir filter for digital design synthesizer-the fir filter for digital design synthesizer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:313.33kb
    • 提供者:m shyamu
« 1 2 ... .87 .88 .89 .90 .91 2592.93 .94 .95 .96 .97 ... 4323 »
搜珍网 www.dssz.com