资源列表
100vhdl
- 100个丰富的vhdl实例，可以找到很多可以借鉴的地方，绝对有益与硬件编程
altera_up_avalon_sd_card_interface_91
- 修改后的Altera大学计划IP Core，可用于QII9.1及9.1SP1-Revised Altera University Program IP Core, can be used for QII9.1 and 9.1SP1
ck
- VHDL接口电路实用源程序，这个是串口通信的。
Parallel-Cable-IV-Guide
- parallel cable 4 datasheet
6SMGplayer-test
- 6数数码管显示,CPLD EMP570 ALTERA-6SMGplayer test
bin2chuan
- 在FPGA开发板上座的输出波形的实验，输出波形通过示波器显示出来-// This is an example of a simple 32 bit up-counter called simple_counter.v // It has a single clock input and a 32-bit output port module simple_count(input clock , output reg [31:0] counter_out) always
Pc104_Cpld
- 是关于对数据采集卡的基于PC104总线的读写程序，开发环境Quarters , 用VHDL语言编写。-is on the right data acquisition card based on the PC104 literacy procedures, Quarters development environment using VHDL language.
LCD2
- 用VHDL写的OCMJ2X8 LCD液晶屏的显示程序，显示班级与名称，教学实例内容-Write VHDL OCMJ2X8 LCD display LCD screen that displays the name of the class, teaching examples content
ImplementationofaMulti_channelParallelDataAcquisit
- 基于CPLD的并行多路数据采集控制器,包括源代码、测试文件、说明文档。河北大学学报(自然科学版) 2005年 04期 文章“基于CPLD的并行多路数据采集控制器”相应的源代码，作者公开 -Implementation of a Multi_channel Parallel Data Acquisition Controller with CPLD，include source code、testbench and documentation。 source code of the
counter
- 光电编码器的加法器算法及代码,实现了有二进制转换为十进制的显示，以及有十进制转换为二进制的显示-The code of guagndianbianmaqi
MyFPGA6
- a basic lcd-counter buttoned hdl project with adjustable freq
Verilog_hw_problem2
- this is a verilog program for a moore machine