资源列表
VHDL_fre_div
- 使用VHDL进行分频器设计 本文使用实例描述了在FPGA/CPLD上使用VHDL进行分频器设 计，包括偶数分频、非50 占空比和50 占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过Synplify Pro或FPGA生产厂商的综合器进行综合，形成可使 用的电路，并在ModelSim上进行验证。-For crossover design using VHDL This paper describes the use of ex
VHDL
- 这是一个经典而完整的VHDL实例程序，对FPGA的开发很有帮助-This is a classic instance of a complete VHDL program is helpful for the development of FPGA
scrambler_17
- this parallel scrambler verilog code -this is parallel scrambler verilog code
vhdl-100
- 本资料中有100个vhdl的例子，是很好的学习参考资料。对于学习vhdl的人来说是很有用的。-This information has 100 vhdl example, is a good learning reference. For those who learn vhdl is very useful.
Prueba2
- lksajhdcla kajsdkjna cwkjelas-laksnc akjshdkj lAKJSKJD LAkhsdkq LKJALKF lkjhaskfnca elsjaf añ ljfa alñ ksjflj. añ djlkajd adffsdg-lksajhdcla kajsdkjna cwkjelas-laksnc akjshdkj lAKJSKJD LAkhsdkq LKJALKF lkjhaskfnca elsjaf añ ljfa
VHDL
- 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可使 用的电路，并在 ModelSim 上进行验证。
elevator-control
- 三层电梯的详细电路 Foundation版 包括强行开关门打断-Elevator control Foundation project
szsz
- 数字时钟vhdl实现
VGA
- VGA彩条显示VHDL程序，横竖彩条、棋盘格式-VGA color display VHDL program, anyway color bars, checkerboard format
[Source code] 32bit_ALU_code_verilog
- 32bit ALU project source code
01_led_test
- 基于FPGA实现流水灯功能，LED等间隔亮起熄灭，(the use of digital FPGA design flow to achieve the runing water lights function)
Fre_Div
- this is vhdl code. using Frequeny division. out device is LED. device is atera cyclone2.