CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .90 .91 .92 .93 .94 2595.96 .97 .98 .99 .00 ... 4323 »
  1. FPGA-Implementation

    0下载:
  2. Interleaving with error correction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:313.93kb
    • 提供者:karim
  1. ex

    0下载:
  2. 自己写的一个程序 verilog 电子设计大赛20-Himself wrote a program Verilog Electronic Design Contest 2011
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:313.95kb
    • 提供者:张新
  1. scope-firmware

    0下载:
  2. Open-source Spartan-6 compatible project that implements a USB digital scope firmware by alown, including tests.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:313.96kb
    • 提供者:inru
  1. VHDL_Testbench

    1下载:
  2. Altera官方的VHDL_Testbench教程,想学怎么写Testbench的话,强烈建议看一看。(英文的文档,不过都不难。耐心看完吧!)-Altera official VHDL_Testbench tutorial, want to learn how to write Testbench, then strongly recommended that a look. (English document, but are not difficult. The patience to re
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-15
    • 文件大小:314kb
    • 提供者:徐博
  1. ROM

    0下载:
  2. ROM在FPGA内的实现方法,简单的例程-ROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:314.01kb
    • 提供者:zhou
  1. bdf

    0下载:
  2. 8位加法器的实现,仿真通过,并且包括仿真文件,在quartusii7.1下调试通过
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:314.23kb
    • 提供者:孙冰
  1. boxing

    0下载:
  2. 用modelsim仿真一个正弦波产生程序,VHDL的正弦波代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:314.24kb
    • 提供者:黎前
  1. 4

    0下载:
  2. 数控分频器设计。包括偶数分频,和奇数分频。- NC divider design. It includes an even divide, and odd division.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:314.26kb
    • 提供者:谢英才
  1. VHDL_Testbench

    0下载:
  2. Some introduction of VHDL Testbench.Very useful for who wants to learn VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:314.3kb
    • 提供者:姜珊
  1. vhdltestbench

    0下载:
  2. testbench,VHDL的,适合初学者使用-testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:314.3kb
    • 提供者:liushuai
  1. time24

    0下载:
  2. 用VHDL写的运动计时表程序,用Modelsim仿真已经通过,帖出来与大家分享。-write VHDL campaign time table program, Modelsim simulation has been passed, Tie up share with you.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:314.36kb
    • 提供者:许的开
  1. Verilog

    0下载:
  2. Verilog语言的基础教程,适合刚开始接触硬件语言的朋友
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-18
    • 文件大小:314.36kb
    • 提供者:隋学伟
« 1 2 ... .90 .91 .92 .93 .94 2595.96 .97 .98 .99 .00 ... 4323 »
搜珍网 www.dssz.com