CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .77 .78 .79 .80 .81 2682.83 .84 .85 .86 .87 ... 4323 »
  1. Logica

    0下载:
  2. Otro circuito de logica secuencial utilizada para maquinas de estado
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:353.12kb
    • 提供者:alfred
  1. Modular_SGDMA_FRAME_BUFFERING

    0下载:
  2. altera 的sgdma 做的图形液晶 的ip核 可以直接使用
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:353.15kb
    • 提供者:wangzilong
  1. Chapter11

    0下载:
  2. markov algorithm how to use this algorithm with fint state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:353.19kb
    • 提供者:abdo
  1. ad7366

    0下载:
  2. AD7366控制程序 对模拟数字转换芯片AD7366进行控制的VHDL程序-AD7366 control programme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:353.21kb
    • 提供者:andy
  1. fengmingqi

    0下载:
  2. FPGA VHDL实现 分频器一秒 fpga-The FPGA VHDL clocks divide one second
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:353.26kb
    • 提供者:李冰
  1. count_nixie

    0下载:
  2. 计数器加数码管译码,计数功能然后在数码管上显示,使用VHDL写成-counter encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:353.31kb
    • 提供者:hp
  1. 16Kbs_MELP

    0下载:
  2. 16Kbs类MELP语音压缩编码器的FPGA实现-16Kbs MELP speech compression encoder FPGA implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:353.32kb
    • 提供者:qinxiangfu
  1. MVLSI_CBP_16.-FPGA-based-for-Implementation-of-Mu

    0下载:
  2. Paper on FPGA-based-for-Implementation-of-Multi-Serials-to-Ethernet-Gateway
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:353.35kb
    • 提供者:PADDU
  1. tlc5628VHDL

    0下载:
  2. VHDL实现对TLC5628 AD芯片的时序控制,vhdl对时序的控制不仅高速,而且控制时序清晰,容易实现-vhdl counter tlc5628
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:353.38kb
    • 提供者:赵惠军
  1. P2S

    0下载:
  2. This file is used to transfer p2s data in a Spartan 3e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:353.39kb
    • 提供者:carlos
  1. EDA_FPGA_258

    0下载:
  2. 很好很不错,建议使用她,我用过的比较好用的东西只有这个了-Very good very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:353.4kb
    • 提供者:蒲忠波
  1. pc

    0下载:
  2. 程序计数器+地址寄存器,已预置一段mif文件,可实现加法运算。-Program Counter+ address register, a mif file has been preset, addition operations can be realized.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:353.4kb
    • 提供者:luoqing
« 1 2 ... .77 .78 .79 .80 .81 2682.83 .84 .85 .86 .87 ... 4323 »
搜珍网 www.dssz.com