CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .77 .78 .79 .80 .81 2682.83 .84 .85 .86 .87 ... 4323 »
  1. Electronic-organ-program-design-implementation-an

    0下载:
  2. Electronic organ program design implementation and simulation of vhdl source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:48.42kb
    • 提供者:chaitu
  1. cf_fft_256_8

    0下载:
  2. The fast fourier transfer (FFT) for 256 point use vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:48.41kb
    • 提供者:Tran Anh Dung
  1. Verilog

    0下载:
  2. Verilog HDL simple paper.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:48.41kb
    • 提供者:altera
  1. simple_fsm_moore_3_always_best

    0下载:
  2. 三段式moore FSM状态机源码的标准实现方法-3 section moore FSM source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:48.4kb
    • 提供者:toni
  1. k4

    0下载:
  2. t6his the last version of the ck!-t6his is the last version of the ck!dd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:48.35kb
    • 提供者:armin4224
  1. verilog-SPI-core

    0下载:
  2. 用VerilogHDL写的spi 核的例子-A simple example of SPI core using Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:48.35kb
    • 提供者:guorui
  1. verilog_behavioral_modeling

    0下载:
  2. Verilog behavioral modeling
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:48.31kb
    • 提供者:big_lion
  1. SPI

    0下载:
  2. Verilog编写的SPI程序,含英文原文档说明,很全的-The OpenCores simple Serial Peripheral Interface core is an enhanced version of the Serial Peripheral Interface found on Motorola s M68HC11 family of CPUs. The Serial Peripheral Interface is a serial, synchronous comm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:48.29kb
    • 提供者:邓楠
  1. fir

    0下载:
  2. 利用VHDL和Verilog HDL语言实现FIR滤波器-Using VHDL and Verilog HDL language to realize FIR filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:48.28kb
    • 提供者:姚远
  1. SPI

    1下载:
  2. 经典spi IP 核心 FPGA是实现有说明文档-spi IP based on fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:48.27kb
    • 提供者:wuyou
  1. SPI

    0下载:
  2. 含有fifo缓冲器的SPI接口源代码,用verilog语言实现-SPI Interface fifo buffer containing the source code, using verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:48.27kb
    • 提供者:hechunzhi99
  1. SPI

    0下载:
  2. spi经典IP核, spi经典IP核.-spi classical IP core, spi classical IP core, spi classical IP core.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:48.26kb
    • 提供者:zhangkaibo
« 1 2 ... .77 .78 .79 .80 .81 2682.83 .84 .85 .86 .87 ... 4323 »
搜珍网 www.dssz.com