CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .85 .86 .87 .88 .89 2690.91 .92 .93 .94 .95 ... 4323 »
  1. VGA

    0下载:
  2. VHDL编写的VGA显示程序,包括VGA协议讲解,适合新手。-VGA display program written in VHDL, including VGA agreement to explain, for novice.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:356.94kb
    • 提供者:bigl
  1. ARM7andFPGA

    0下载:
  2. 基于ARM7与FPGA组成的可编程控制器-Based on the composition of ARM7 and FPGA programmable logic controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:356.94kb
    • 提供者:
  1. sw_led

    0下载:
  2. 利用verilog编写的一个按键控制LED灯的代码,包括按键消抖-Using verilog write a code key control LED lights, including key debounce
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:357kb
    • 提供者:李才
  1. 基于FPGA的频率测试

    0下载:
  2. 基于FPGA方波频率测试仪,使用VHDL语言(Frequency tester based on FPGA square wave,Using the VHDL language)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-29
    • 文件大小:357kb
    • 提供者:blueone
  1. Code2

    0下载:
  2. 可以看一看,内容不多,几个源代码,就是这么多了。-Can take a look at the content more than a few source code, is so much more.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:357.02kb
    • 提供者:王小刚
  1. vhdl_tutorial

    0下载:
  2. nice tutorial in vhdl very good reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:357.04kb
    • 提供者:dskece
  1. Basys2UserTest

    0下载:
  2. 由digilent生产的basys2开发板用户测试程序VHDL版-Produced by the digilent basys2 development board user testing procedures VHDL version
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:357.17kb
    • 提供者:毛昱枫
  1. song

    0下载:
  2. module song(clk,key,song_out,led) input [7:0] key input clk output song_out output [7:0] led reg song_reg reg [21:0] count reg [19:0] delay reg [7:0] key_reg always @(posedge clk) begin count=count+1 if((count==de
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:357.17kb
    • 提供者:罗仲景
  1. dled

    0下载:
  2. 通过程序编写实现动态数码管显示实验,挨个显示1,2,3,4,5,6,7,8-Dynamic digital tube display through programming experiments, one by one show 1,2,3,4,5,6,7,8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:357.29kb
    • 提供者:徐驰
  1. behavioral

    0下载:
  2. This is a code for systolic multiplier,it can be modified for more lenght in data input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:357.33kb
    • 提供者:andres calderon
  1. black_gold_board

    1下载:
  2. 非常好的 FPGA EP2C8Q208 黑金开发板原理图与PCB图 用Altium Designer summer08画的,供大家参考 -black_gold_board made with Altium Designer summer08
  3. 所属分类:VHDL编程

    • 发布日期:2013-11-07
    • 文件大小:357.37kb
    • 提供者:ZB
  1. USB2_0CY7C68013FPGAVerilogHD

    1下载:
  2. cy68013与fpga接口的veriloghdl设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:357.38kb
    • 提供者:高嵩
« 1 2 ... .85 .86 .87 .88 .89 2690.91 .92 .93 .94 .95 ... 4323 »
搜珍网 www.dssz.com