资源列表
NiosII_LED
- 利用Altera公司提供的SOPC技术在EP2C8系列FPGA上构建硬件结构，不通过C语言进行寄存器操作，为基于FPGA的嵌入式开发提供一种新的IO口操作范例——寄存器操作。-Provided by Altera SOPC technology built in EP2C8 series FPGA hardware architecture, the register does not operate through the C language, FPGA-based embedded dev
CLOCK
- 对78M时钟通过倍频和分频分别实现2.048MHz与8KHz FP信号，同时可以对时钟信号进行精确计数。-On the 78M clock multiplication and division, respectively, through the realization of 2.048MHz with 8KHz FP signal, clock signal can be accurately counted.
Altera-Cyclone1
- Protel99库_ALTERA Cyclone1-Library _ALTERA Cyclone1 Protel99
D
- 利用时钟信号实现同步D触发器的功能的vhdl代码-Using D flip-flop clock signal to synchronize the function of vhdl code
YMQ
- 7段译码器、实现数码管从0到F的显示的VHDL程序-7 segment decoder
VHDL
- vhdl实用教程完整版，适合VHDL初学者-vhdl practical course the full version, suitable for beginners VHDL
newproject
- 用来产生循环计数的程序，同时在8位发光二极管上显示相应的计数值。-The procedures used to generate cycle count, while the eight light-emitting diode display the corresponding count.
trafficlight
- 基于VHDL的交通灯控制设计,功能： 1 主干道绿灯亮时，支干道红灯亮；支干道绿灯亮时，主干道红灯亮。二者交替允许通行，主干道每次放行35s，支干道每次放行25s。每次由绿灯变为红灯的过程中，通过点亮黄灯作为过渡，黄灯的时间为5s。 2 能实现正常的倒计时显示功能，即通过7段数码管对交通灯剩余时间进行倒计时显示。 3 能实现总体清零功能，计数器由初始状态开始计数，对应状态的显示灯点亮。 4 能实现特殊状态的功能显示，进入特殊状态时，主干道和支干道即东西、南北路口均显示红灯状态。
uart_16550
- 一个简单的UART源代码，速率可以上到115200，具体看参考时钟-A simple UART source code, the rate can be up to 115200, see the specific reference clock
sampath
- all gates with testbenches
Oreilly.Programming.Google.App.Engine.Nov.2009.ra
- E-book: Oreilly.Programming.Google.App.Engine.Nov.2009
cpu86
- CPU86 - Free VHDL CPU8088 IP core Copyright (C) 2005-2010 HT-LAB Quick run: 1) Open a DOSBox/Cygwin shell 2) Navigate to the web_cpu88/Modelsim directory. 3) Execute run.bat See website for more details. The CPU86 cor