CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .94 .95 .96 .97 .98 2699.00 .01 .02 .03 .04 ... 4323 »
  1. Spartan6

    2下载:
  2. spartan6 FPGA芯片的电路设计 Orcad原程序 公司内部文件 请下载的注意 仅供学习,不要用于商业 -the design of Spartan6 FPGA circuit. it is biult in Orcad.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:361.85kb
    • 提供者:ganzhhua
  1. 8B_10BENCODER

    0下载:
  2. 基于8B10B的编解码模块的设计,使用verilog HDL语言,具有实用价值。-8B10B encoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:361.95kb
    • 提供者:DR.Y
  1. 74hc85

    0下载:
  2. IC VHDL 集成设计 IC VHDL 集成设计-IC VHDL design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:361.97kb
    • 提供者:bxh
  1. reg_shift

    0下载:
  2. 在quartus2中实现寄存器移位操作并仿真通过-Shift register is implemented in quartus2 operation and simulation by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:361.99kb
    • 提供者:邓忠飞
  1. chenjingtwo

    0下载:
  2. 全加器LED点亮的原理是,根据LED硬件电路接法给相应的端口高电平或者低电平即可点亮。(LED light principle is, according to the LED hardware circuit connection to the corresponding port, high or low level can light.)
  3. 所属分类:VHDL/FPGA/Verilog

  1. light

    0下载:
  2. 自己写的一个VHDL程序,控制灯的开启。如果有兴趣我这还有好多
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:362kb
    • 提供者:张四全
  1. 1

    0下载:
  2. it is the file containing verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:362.06kb
    • 提供者:dushyasana
  1. lab4

    0下载:
  2. 算机组成实验作业4,fpga开发板,verilog语言编写-Composition of experimental computer operating 4, fpga development board, verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:362.09kb
    • 提供者:周杰
  1. fifo_ip

    0下载:
  2. 本程序是利用ise平台提供的IP核设计出的fifo,通过过上机运行检测。-This procedure is to use ise platform provides IP core design a fifo, passed through the machine running the test.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:362.12kb
    • 提供者:pxm
  1. i2c

    0下载:
  2. i2c 通信协议, 采用Verilog 语言实现i2c的时序及接口设计,测试用例
  3. 所属分类:VHDL编程

  1. jtd

    0下载:
  2. verilog编写的交通灯程序。内有波形仿真-traffic light program written in verilog. There waveform simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:362.41kb
    • 提供者:
  1. LED_seg7

    0下载:
  2. 基于DE2-70开发板的八个按键7段数码管的检测程序,可控制数码管刷新显示0-f等十六个字符-Based on the DE2-70 development board eight buttons seven segment digital tube detection procedures, can be controlled digital refresh pipe 0 f 16 characters
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:362.42kb
    • 提供者:吉泽
« 1 2 ... .94 .95 .96 .97 .98 2699.00 .01 .02 .03 .04 ... 4323 »
搜珍网 www.dssz.com