资源列表
61EDA_D408
- 跑表计时器 用xilinx里的各种软件都实现了一遍-Stopwatch timer with Xilinx
spi_write
- 一个简单的 SPI 的 verilog 程序 。 包含两个子模块。-A simple SPI' s verilog program. Contains two sub-modules.
12864
- VGA使电脑显示屏 显示动态小人,有四种状态 像是动画一样-VGA show people
Quartus5.1_licence
- A way to evalulate Quartus 5.1
song
- 当在CLK12MHZ输入12MH，在clk4hz输入4hz时，扬声器就会播放第一首《一生有你》，再经过按键1和按键2，可以选择其他三首歌曲，例如《隐形的翅膀》等 同时有个led显示高音调，一个数码管显示播放时的第几音调，一个数码管显示此刻播放第几首歌曲-When CLK12MHZ input 12MH, in clk4hz input 4hz, the speaker will play the first song, " life have you" , and then
VHDLExamples
- VHDL例子，是初学者很好的教程，很不错的-VHDL example is a good tutorial for beginners, very good
shuzishizhong
- 这是基于verilog hdl的数字时钟源代码，能够实现时分秒的计时，可以手动进行调时与调分。-This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.
L-CLA20_20-code.
- DHL CLA20_20 development with the Verilog bit ahead carry adder code.
Cyclone2_Board_test
- Cyclone2_Board用户实验手册。学习Altera必备利器。-Cyclone2_Board user laboratory manual. Altera essential learning tool.
VHDL-digital-clock-
- VHDL编写的数字钟，采用元件例化的方法，可实现调秒 调分 调时 报时 闹铃的功能 开发板使用的是EP3C16Q240C8-Digital clock written in VHDL, using the example of the way components can be adjusted to achieve sub-second tone when the alarm tone Times feature development board using EP3C16Q240C8
norflash-model
- norflash verilog hdl simulation model
EDA
- 计数器的程序，eda编程用的，vhdl语言编程，大家下载看看吧-Program counter, eda programming used, vhdl programming