资源列表
serialSend
- VHDL 串口发送例程，非常值得学习的东西-VHDL serial port to send routine, something worth learning
uart_read_send
- uart自收发的vhdl实现,包括quartus工程文件及modelsim仿真工程文件(调试通过)-uart vhdl from the transceiver to achieve, including the quartus project file and modelsim simulation project file (debugged)
CPU16
- 用VHDL语言开发的一个16位的具有5级流水线的CPU设计
verilog
- 《数字信号处理的FPGA实现（第三版）》作者：U.Meyer-Baese 的配套源码，基于quartus9.0编写，使用的cyclone ii。其中包含FIR IIR FFT等算法的实现，对学习图像处理很有帮助。- FPGA digital signal processing (third edition) Author: U.Meyer-Baese The matching source, based on quartus9.0 preparation, the use of cyc
buffer
- 一个串行接收，并行发送的缓存器，其数据存储使用双端口SRAM（一读一写）实现，SRAM大小为深64、宽32位（64字×32位，使用提供的双端口SRAM见目录rf2shd4）。缓存器按一位串行输入接收数据，缓存器位置全满后不再接收串行数据输入；并根据读数请求，按接收数据的顺序，将接收完整的32位数据发送出去，并标记该缓存器位置为空，又可以放置新的串行输入数据。 设计了同步和异步两种串行发送方法。-Receive a serial, parallel send buffer, the data
VHDL-100
- 本文件提供了100个VHDL语言编写的实例，供大家参考-This document provides 100 examples of VHDL language, for your reference
chaoche
- 基于FPGA的Verilog HDL编写的黑线控制小车直线，及检测黑线延迟减速的设计。-FPGA-based Verilog HDL prepared to control the car straight black lines, and testing the black wire delay reducer design.
uart_R_S
- 用CPLD实现串口UART的收发功能，主要是时序的实现。晶振20MHz.-UART Serial Port with a CPLD to send and receive functions, mainly the timing of implementation. The device s Crystal is 20MHz.
wp-01003
- INTRODUCTION AUX FPGA
FPGA-based-FFT-implementation
- 基于FPGA的FFT算法硬件实现 设计了一 种基于 FPGA 的 1 024点 16位 FFT算法, 采用了基 4蝶形算法和流水线处理方式, 提高了 系统 的处理速度, 改善了系统的性能 -FPGA-based FFT algorithm hardware design of a 1024 16-bit FPGA-based FFT algorithm using a radix-4 butterfly algorithm and pipelined approach to improv
FPGA
- FPGA在石油勘探多通道数据采集系统Multi-Channel FPGA in oil exploration data acquisition system-Multi-Channel FPGA in oil exploration data acquisition system
7numLEDshow
- 用于七段数码管的动态显示控制，其中利用时钟的选择与计数可以在数码管上显示八个数据-Dynamic for seven segment LED display control, the use of the clock selection and count can be displayed on the digital tube eight data