CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 2787.88 .89 .90 .91 .92 ... 4323 »
  1. 立体视频Verilog程序

    0下载:
  2. 给出了基于FPGA的立体视频的程序。完成的主要是时序产生、VGA控制、帧存读写控制等模块。已经过仿真正确。
  3. 所属分类:VHDL编程

    • 发布日期:2010-10-18
    • 文件大小:405.37kb
    • 提供者:myyatou1989
  1. USB20develop

    0下载:
  2. cy7c68013结合FPGA的开发笔记,本人原创,FPGA平台是DE2-cy7c68013+fpga develop note
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:405.37kb
    • 提供者:caizuhong
  1. key_4x4scan_zc

    0下载:
  2. 实现了4x4键盘功能,有利于初学者学习4x4键盘,采用文本编辑的,利用quartus -Achieved a 4x4 keyboard functionality will help beginners learn 4x4 keyboard, using a text editor, using quartus ii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:405.62kb
    • 提供者:ad
  1. clock_design

    1下载:
  2. 数字钟的verilog代码,quartusII开发环境.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:405.69kb
    • 提供者:屈开
  1. vhd100examples

    0下载:
  2. 使用vhdl语言编写的100个常用程序的例子
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:405.69kb
    • 提供者:zhanyi
  1. crack

    0下载:
  2. Altera full crack for quartus and nios
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:405.7kb
    • 提供者:babak
  1. counter

    0下载:
  2. 一个可选择的递增和递减的计数器,并进行了仿真验证-a counter can increase and decline,and simulation the function of the counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:405.73kb
    • 提供者:云在阴天
  1. Counter

    0下载:
  2. 用VERILOG语言实现的74*163 计数器,代码十分简单易懂,适合数字逻辑电路实验的初学者-With the VERILOG language implementation of the 74* 163 counter, the code is very simple and easy to understand, suitable for digital logic circuit experiment for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:405.74kb
    • 提供者:仲崇鑫
  1. NET2

    0下载:
  2. FPGA中DM900A以太网控制器驱动程序开发-FPGA, DM900A Ethernet Controller Driver Development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:405.84kb
    • 提供者:wanderer
  1. 2DPSK-linan

    1下载:
  2. 全数字2DPSK调制解调系统,为VHDL语言。包括512分频器,M序列发生器等。整个过程完成2DPSK的调制与解调。-The full the digital 2DPSK modem system for the VHDL language. Including the 512 divider, the M-sequence generator. The whole process is completed 2DPSK modulation and demodulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:406kb
    • 提供者:
  1. lowpowerfir

    0下载:
  2. This is low power FIR filter, implemented on FPGA Spartan 3 E kit and usin VHDL as the language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:406.02kb
    • 提供者:gurhans
  1. small-signal-amplifier

    0下载:
  2. 高频小信号放大器,放大倍数为20~100,带宽一兆,误差小于5 ,附有实验报告-High-frequency small-signal amplifier, the magnification of 20 to 100, the bandwidth of a trillion, the error is less than 5 , with experimental reports
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:406.05kb
    • 提供者:
« 1 2 ... .82 .83 .84 .85 .86 2787.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com