资源列表
gray_cnt
- 一个格雷码计数器，利用Verilog语言实现，一个初学者的好例子。-A Gray-code counters, the use of Verilog language, a good example for beginners.
LC_txmit
- FPGA UART transmit and so on
sfifo
- 牛逼的娴熟的异步fifo，vhdl程序，波形完美-fifo
ADC0809
- AD0809芯片的Verilog hdl驱动程序,-AD0809 the Verilog program
beipin
- 用verilog写的cpld的各种分频程序，希望大家指正，谢谢！-using Verilog cpld written by the various sub-frequency procedures in the hope that we stand corrected, thank you!
uart2
- a small uart implementation with Verilog
ahblitemaster
- ahb master for single state representation code
traffic_tb
- verilog， 铁路道口异步交通灯设计的testbench.-testbench for an asynchronous circuit that is to control the gates and red flashing light at a railway level crossing,
decoder
- 指令译码器的设计vhdl语言或者verilog HDL语言对单片机程序的处理-Instruction decoder design vhdl language or verilog HDL language processing microcomputer programs
DAC5614
- D芯片AC5614接口控制的程序，采用VHDL语言编写-D interface to control the AC5614 chip procedures, the use of VHDL language
wodewenjian
- 基于FPGA的电梯控制系统的设计 将电梯的运行状态划分为开门，一层，二层，三层，四层五个状态，设一层开门为电梯的初始状态，up1,up2,up3分别作为一层，二层，三层的上升请求，四层没有上升请求；down2,down3,down4分别作为二层，三层，四层的下降请求，同理一层是没有下降请求的；s1,s2,s3,s4分别作为一层，二层，三层，四层的停站请求；x1,x2,x3,x4分别作为一层，二层，三层，四层的停站请求显示；door作为门的状态，“0”表示关，“1”表示开；mode作为电梯的运
PADTOKEY
- 将开发板上的按键转换成按键码，对键盘进行识别。-scan key pad