CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 2869.70 .71 .72 .73 .74 ... 4323 »
  1. keyboard

    0下载:
  2. 可用于FPGA的键盘操作器.....可以用来学习FPGA的底层功能 -The keyboard can be used for FPGA devices ..... can be used to study the underlying FPGA features ...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:455.18kb
    • 提供者:王子辰
  1. LED_PATTERN

    0下载:
  2. I HAVE NOW UPLOADED A DESIGN IMPLEMENTING DIFFERENT LED PATTERN ON FPGA BASED BOARD.IN THIS CODE BOTH SEVEN SEGMENT AND LED DISPLAY USED AT THE SAME TIME-I HAVE NOW UPLOADED A DESIGN IMPLEMENTING DIFFERENT LED PATTERN ON FPGA BASED BOARD.IN THIS CODE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:455.3kb
    • 提供者:ANMOL GUPTA
  1. vhdl

    0下载:
  2. 6个学习VHDL语言进行FPGA设计的课件资料,内容详实,例子丰富,适合初学者。(压缩包中含6个文件!)-6 to learn VHDL, FPGA design courseware information, informative, example-rich, suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:455.32kb
    • 提供者:merry
  1. second

    0下载:
  2. 利用Verilog HDL语言进行数字系统设计实现秒表的设计,涵盖原理图设计、文本设计以及进行波形仿真,并有对应的报告。报告中还包括BCD/7段译码集成电路74LS47仿真实验、单管分压式稳定工作点偏置电路仿真实验和8路智力竞赛抢答器电路设计-Use Verilog HDL language design and implementation of digital systems design stopwatch, covering schematic design, text, design,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:455.35kb
    • 提供者:文闯
  1. ps2

    0下载:
  2. 用键盘控制FPGA,再由FPGA控制VGA显示器是好东西
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:455.42kb
    • 提供者:张俊
  1. AHB

    0下载:
  2. AMBA片内总线结构的设计,给需要的人啊。-AMBA on-chip bus architecture is designed to need ah.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:455.85kb
    • 提供者:陈锴
  1. FPGA_JOW74160

    0下载:
  2. 本设计使用了74160期间设计数字钟,并对该设计进行波形仿真,使用QUARTUS ii 设计软件,对于用单元逻辑器件设计数字钟有帮助-This design uses 74160 period design digital clock, and the design of waveform simulation, the use of II QUARTUS design software, the design of the digital clock with the unit logic d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:456kb
    • 提供者:li
  1. clock_test

    0下载:
  2. 采用verilog语言,运行在FPGA上的时钟程序,包括小时、分钟、秒,进行计时(Clock programs, including hours, minutes, seconds)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:456kb
    • 提供者:JJJim
  1. DspBuilder6.0_License

    0下载:
  2. DspBulider6.0的license破解
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:456.02kb
    • 提供者:li
  1. dds_xin

    0下载:
  2. 真正可用的dds程序,频率范围为20hz到20khz-Dds real procedures available, the frequency range of 20hz to 20khz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:456.03kb
    • 提供者:wuzhouting
  1. cunchushiboqi

    1下载:
  2. 用vhdl编写数字存储示波器,通过调试,仿真环境是maxplus-Vhdl digital storage oscilloscope with the preparation, through debugging, simulation environment is maxplusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:456.08kb
    • 提供者:luyuan
  1. serial_port

    0下载:
  2. 好 大家可以下载看看 对学习很有帮助的 一个好的程序 也可以互相交流-very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:456.11kb
    • 提供者:开降龙
« 1 2 ... .64 .65 .66 .67 .68 2869.70 .71 .72 .73 .74 ... 4323 »
搜珍网 www.dssz.com