CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .52 .53 .54 .55 .56 2957.58 .59 .60 .61 .62 ... 4323 »
  1. ElectronicClock

    0下载:
  2. 基于VHDL的电子钟实现,分别有分,时显示,清零,使能端操作,简单易懂,适合初学-VHDL-based electronic clock to achieve, were watched, when the show is cleared to enable end operation, easy to understand for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:513.36kb
    • 提供者:Geyufei
  1. EEPROMVerilog-HDL

    0下载:
  2. EEPROM的Verilog HDL源代码,代码全-EEPROM of the Verilog HDL source code, code all. . . . . . . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:513.4kb
    • 提供者:tangtso
  1. hellosmall_bsp

    0下载:
  2. helloucos的bsp文件,平台泡在nios上很好,扳机支持源码-helloucos the bsp file, the platform on the bubble in the nios a good trigger to support source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:513.41kb
    • 提供者:lanmse
  1. DDS

    0下载:
  2. 本设计在介绍DDS工作原理的基础上,使用maxplusII软件和FPGA来实现一个DDS。- The design introduced DDS works on the basis of maxplusII software and FPGA to implement a DDS.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:513.42kb
    • 提供者:pangxieer
  1. smartWasher

    0下载:
  2. QUARTER编程环境实现的智能洗衣机系统,通过DE0板子进行模拟,组要完成洗衣机5个步骤的顺序过程以及系统相应动作-QUARTER programming environment of intelligent washing system, through simulation DE0 board, groups 5 to complete the washing process and the system the sequence of steps corresponding action
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:513.42kb
    • 提供者:聂霖
  1. class19_IR_code

    0下载:
  2. 主要是运用Verilog代码对红外进行解码-Mainly use Verilog code to decode the infrared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:513.61kb
    • 提供者:李改有
  1. PCI_Express

    0下载:
  2. 详解PCIE基础,架构等,从基础了解到深入理解,适合基础差的-Good explain to pcie for who want to know it
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:513.78kb
    • 提供者:lin
  1. DDS_shiyan

    0下载:
  2. 用quartus编程实现的直接数字频率合成器(DDS)-The quartus programming direct digital frequency synthesizer (DDS)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:513.82kb
    • 提供者:li peng
  1. clock1

    0下载:
  2. 数字钟FPGA,时,分,秒,8位数码管,-digital clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:513.92kb
    • 提供者:瑞瑞
  1. c8051f120

    1下载:
  2. C8051f120单片机的部分开发程序资源,其中包括了外部ram测试程序、单片机产生PWM载波、函数库、恒流源控制、交流恒流源-C8051f120 MCU part of the development program resources, including external ram test program, the microcontroller generates the PWM carrier, library, constant current source control, AC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:513.93kb
    • 提供者:alone
  1. 8253

    0下载:
  2. altera设计的芯片8253的仿真代码,全工程-8253 altera chip design of the simulation code, the whole works
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:513.95kb
    • 提供者:maogang
  1. 第2章_Quartus_II原理图输入

    0下载:
  2. I hope the PDF file I shared is very useful for your job. Thanks
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:514kb
    • 提供者:tommy001
« 1 2 ... .52 .53 .54 .55 .56 2957.58 .59 .60 .61 .62 ... 4323 »
搜珍网 www.dssz.com