CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 2953.54 .55 .56 .57 .58 ... 4323 »
  1. VerilogHDL

    0下载:
  2. 经典的IC设计书籍,教你如何学会IC设计的核心知识-a good ic design with verilog book
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:510.2kb
    • 提供者:刘大鹏
  1. DDS

    0下载:
  2. dds实现正弦波vhdl dds宏功能模块 实现各种波形-sine vhdl dds dds achieve macro modules to achieve a variety of waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:510.27kb
    • 提供者:里吗
  1. clock1

    0下载:
  2. 基于altera的EP2C5芯片的时钟器
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:510.28kb
    • 提供者:梁世成
  1. shixuluojidianlusheji

    0下载:
  2. 时序逻辑电路设计,FPGA用途,硬件开发,-Sequential logic circuit design, FPGA applications, hardware development,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:510.44kb
    • 提供者:hong
  1. I2C_verilog

    1下载:
  2. 用verilog设计了一个简洁而实用的I2C总线控制器,对大家学习FPGA和I2C总线接口等相关方面的知识有较大的帮助。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:510.51kb
    • 提供者:郑玮
  1. 8811462I2C_verilog

    0下载:
  2. I2C总线控制 I2C总线控制 I2C总线控制 -I2C bus control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:510.52kb
    • 提供者:王瑞霞
  1. cycloneIII_3c120_dev_dsp_example_ChA

    2下载:
  2. 使用altera FPGA的软件无线电完整项目代码-Altera FPGA software radio using the full project code
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-08
    • 文件大小:510.52kb
    • 提供者:yuzhiwu
  1. A_study_about_FPGA_based_digital_filters

    0下载:
  2. Digital hilbert transformers for FPGA-based phase-locked loops
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:510.61kb
    • 提供者:Frank
  1. s5pv-u-boot-LCD-display

    0下载:
  2. s5pv-u-boot-2011.06之增加LCD显示功能-s5pv-u-boot-2011.06 Increase LCD display function
  3. 所属分类:Driver develop

    • 发布日期:2017-11-11
    • 文件大小:510.64kb
    • 提供者:海空
  1. ds18b20

    0下载:
  2. 这是基于FPGA的DS18B20温度采集设计,仅供参考。-DS18B20 temperature acquisition FPGA-based design, for reference only.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:510.7kb
    • 提供者:牛虻
  1. RGB_HYS

    0下载:
  2. 实现rgb到shv的数值换算,组合逻辑电路,运行速度25m-rgb to shv verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:510.71kb
    • 提供者:杨庆华
  1. fifo

    0下载:
  2. 用vhdl语言实现对八位数据进行缓存的控制-With VHDL language implementation to eight of the data cache of control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:510.82kb
    • 提供者:avir
« 1 2 ... .48 .49 .50 .51 .52 2953.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com