资源列表
clock
- 数字秒表计数 vhdl 译码器 分频器 计数器 报警器-stopwatch counter
uart_2_led_ego1
- 通过uart接受到一个8位的数据，在fpga ego上面用led显示出来(Receive a 8 bit data through UART and display it on FPGA ego with LED)
KeyScan
- 基于VHDL的键盘扫描程序 仅供初学者参考-VHDL-based keyboard scan
demo32_32bit
- 基于ALTERA的NIOS系统的车载显示系统-ALTERA NIOS system based on the vehicle display system
dll_1946
- ram implemantation using digital d-ram implemantation using digital dll
Cordic_SinCos_Verilog
- 用Verilog语言写的Cordic来计算，正、余弦函数，包括仿真激励和仿真截图。-use Cordic to compute sine and cosine function
EDA
- 设计数字钟电路满足以下要求 ○1、具有时，分，秒，计数显示功能，以24小时循环计时。 ○2、具有清零，调节小时、分钟功能。 ○3、具有整点报时功能，整点报时的同时LED灯花样显示。 -Digital clock circuit designed to meet the following requirements ○ 1, with the hours, minutes, seconds, counting display, 24-hour cycle time. ○ 2, wi
DE2_70_TV
- 基于FPGA的视频转化的I2c配置芯片解码模块和解交织模块-FPGA-based video conversion reconciliation I2c configuration chip interleaving block decoding module
electoniclock
- 摘 要: 数字密码锁主要完成上锁、密码输入、密码核对、开启电锁、密码修改等功能.数字密码锁的设计电路主要包括 11 个模块 ,各模块由相应的 VHDL 程序具体实现并分别进行了 MAX + PLUS II 时序仿真. 最后 ,在 MAX + PLUS Ⅱ环境下进行了整体电路的模拟仿真 ,结果表明 ,整个设计满足要求.
Piano_vhdl
- Here is the Piano code for FPGA(Basys 2) with switches.
nco_dds_ep_1_003_1
- gives descr iption about nco and dds