CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 3161.62 .63 .64 .65 .66 ... 4323 »
  1. compterdiviseurfsm

    0下载:
  2. FSM VHDL comportemental
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-10
    • 文件大小:720kb
    • 提供者:francois25
  1. FPGACPLDicsetup

    0下载:
  2. 这个是快速设置fpga和cpld的方法和注意的事项,比较有用,学习fpga和cpld的朋友可以看一看。-this is a setup for fpga and cpld.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:720.04kb
    • 提供者:杨葱头
  1. PWM_control_motor

    0下载:
  2. This a project about PWM. Application in motor speed control-This is a project about PWM. Application in motor speed control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:720.08kb
    • 提供者:nguyen hung
  1. A8255

    1下载:
  2. 8255的vhdl代码,在Quartus II环境下开发的。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:720.13kb
    • 提供者:魏杰
  1. altera_up_avalon_vga

    0下载:
  2. VGA altera官方例程Verilog代码 详细说明很好很实用-VGA altera detailed descr iption of the official routine Verilog code for a very good very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:720.14kb
    • 提供者:柳春青
  1. electric-lift-controller

    0下载:
  2. VHDL编写的电梯控制系统。只有个大概框架程序-The elevator control system written in VHDL. Only a general framework program. ...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:720.2kb
    • 提供者:谢龙
  1. elevator

    0下载:
  2. 改程序是电梯的控制程序,verilog语言编写-The reform program is the elevator control procedures, verilog language write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:720.22kb
    • 提供者:王金锐
  1. Dial

    0下载:
  2. vhdl经典源代码——键盘接口设计,入门者必须掌握-vhdl classical source code -- the keyboard interface design, beginners must master
  3. 所属分类:VHDL编程

    • 发布日期:2014-01-15
    • 文件大小:720.52kb
    • 提供者:jeffery
  1. verilog-calculator

    0下载:
  2. 基于verilog的计算器,实现简单的加减乘的运算,并有退格键和清零键-verilog calculator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:720.93kb
    • 提供者:fsr
  1. petrone_thesis

    0下载:
  2. ADAPTIVE  FILTER  ARCHITECTURES  FOR  FPGA  IMPLEMENTATION  By  JOSEPH  PETRONE 
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:720.97kb
    • 提供者:Tolya
  1. at7_ex03

    0下载:
  2. 使用FPGA内部的PLL产生时钟,计数器循环计数驱动LED闪烁。基于vivado平台编写的Verilog代码(Use FPGA's internal PLL to generate clock, counter cycle counting drive LED flicker. Verilog code based on vivado platform)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-02
    • 文件大小:721kb
    • 提供者:24fh
  1. yueshushejixilinx

    0下载:
  2. 约束设计xilinx培训资料,约束设计xilinx培训资料
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:721.09kb
    • 提供者:aaa
« 1 2 ... .56 .57 .58 .59 .60 3161.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com