CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 3249.50 .51 .52 .53 .54 ... 4323 »
  1. ultrasonicmeter

    0下载:
  2. ultrasonic meter with srf04 with 7 segments display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:839.6kb
    • 提供者:ykcir
  1. Vhdl

    0下载:
  2. documentations about vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:839.7kb
    • 提供者:abdo
  1. juanjima

    0下载:
  2. 卷积码的生成程序,为(2,1,3)移位寄存器的卷积码生成-Convolutional code generation process for the (2,1,3) convolutional code of the shift register to generate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:839.75kb
    • 提供者:wind
  1. IntegerDivider

    0下载:
  2. 整数除法器 无负数复数 期末项目 verilog-integer divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:840.09kb
    • 提供者:hzy
  1. DF2C8_05_VGA

    0下载:
  2. 用Verilog语言在fpga 上实现VGA现实,在显示器上显示一些字符。-Fpga using Verilog language to achieve VGA reality, in some characters on the display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:840.14kb
    • 提供者:qiutian
  1. MULTI8X8_

    0下载:
  2. 用VHDL语言写的,八位乘法器设计,带了八位数码管显示,可实时显示输入的乘数和被乘数,以及计算结果-Written in VHDL language, the eight multiplier design, with eight digital tube display, can display real-time input of the multiplier and multiplicand, and calculated results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:840.22kb
    • 提供者:kai
  1. song

    0下载:
  2. 一个小型的MP2播放程序,能够播放简单的几首歌曲,而且还能上翻,下翻歌曲-A small MP2 play program, be able to play a simple song, but also on the turn, the next turn songs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:840.52kb
    • 提供者:zhaorongjian
  1. I2C_i2c

    0下载:
  2. fpga例程:用fpga实现i2c串口通讯的vhdl详细代码,完整的quartus工程,可直接用-fpga routines: i2c serial communication with fpga implementation details of vhdl code, complete quartus project, can be directly used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:840.65kb
    • 提供者:刘畅
  1. DE2_LED_sm

    0下载:
  2. 驱动DE2—70开发板上数码管,并设计了一个时钟计数器,时钟计数时,分,秒。-DE2 70 development board driver digital tube, and designed a clock counter, clock count, minutes, seconds.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:840.84kb
    • 提供者:李桐
  1. thedesignguidetoQuartusII

    0下载:
  2. quartusii快速入门,能让用户在两小时内掌握quartusii基本开发过程-quartusii QuickStart, allowing users to control within two hours of basic development process quartusii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:840.84kb
    • 提供者:treeyellow
  1. QuartusII

    0下载:
  2. 介绍Quartus II 6.0使用指南。哈尔滨工程大学信息与通信工程学院
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:841.08kb
    • 提供者:zb
  1. FPGA-beep-song

    0下载:
  2. 这是一个关于蜂鸣器发出音乐的fpga程序,里面程序详细,可用于学习。-This is a buzzer on the FPGA program, which can be used to study.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:841.12kb
    • 提供者:刘东
« 1 2 ... .44 .45 .46 .47 .48 3249.50 .51 .52 .53 .54 ... 4323 »
搜珍网 www.dssz.com