CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .49 .50 .51 .52 .53 3254.55 .56 .57 .58 .59 ... 4323 »
  1. 816-1681

    0下载:
  2. SPARC Assembly Language Reference Manual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:846.87kb
    • 提供者:r4m813r
  1. lai_PWM

    2下载:
  2. FPGA下PWM的Verilog 源码,含目标程序,可直接下载使用,可用在电机控制中-FPGA in Verilog source code under the PWM, including the target program, can be directly downloaded to use, can be used in motor control in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:847.11kb
    • 提供者:huangyongbing
  1. my_reg

    0下载:
  2. D触发器,Verilog实现,配有实验说明文档。-D flip-flop, Verilog implementation, with experimental documentation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:847.38kb
    • 提供者:姚成富
  1. CaibaiyinThesis

    0下载:
  2. spect医学影像设备FPGA的系统设计,用verilog hdl编写-spect Medical Imaging Equipment FPGA system design, prepared with the verilog hdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:847.87kb
    • 提供者:mayajun`
  1. jpeg_latest.tar

    0下载:
  2. Jpeg Compressor in HDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:848.13kb
    • 提供者:hamid
  1. jpeg_hardware.tar

    3下载:
  2. 用FPGA实现的JPEG压缩器,可以直接使用,内含完整文档说明-This project features a complete JPEG Hardware Compressor (standard Baseline DCT, JFIF header) with 2:1:1 subsampling, able to compress at a rate of up to 24 images per second at the maximum resolution 352x288 (on XC2V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:848.13kb
    • 提供者:
  1. pseudo-randomcodegenerator

    0下载:
  2. VERILOG语言编写的伪随机码产生器,可以ISE中编绎调试-VERILOG language of pseudo-random code generator, you can unravel ISE in debugging code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:848.29kb
    • 提供者:xiangxj
  1. FIFO-DOCUMENATATION

    0下载:
  2. DOCUMENTATION OF FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:848.37kb
    • 提供者:sree
  1. nand-flash

    0下载:
  2. 关于FLASH的VHDL语言程序设计和说明,简述了FLASH的各个功能-The VHDL language program about FLASH design and instructions, and expounds the FLASH of each function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:848.41kb
    • 提供者:毛绪龙
  1. suoxianghuan

    0下载:
  2. 这是一款计算锁相环参数的软件,附有源程序-This is a phase-locked loop parameters for the calculation software, with source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:848.65kb
    • 提供者:刘溶
  1. Center

    0下载:
  2. 使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。-a vhdl-program use Xilinx3S400
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:849.08kb
    • 提供者:刘朝朋
  1. sinwave

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:849.18kb
    • 提供者:huangdeyi
« 1 2 ... .49 .50 .51 .52 .53 3254.55 .56 .57 .58 .59 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭