CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .53 .54 .55 .56 .57 3258.59 .60 .61 .62 .63 ... 4323 »
  1. refrigerator

    0下载:
  2. 基于DE2 FPGA开发板的电冰箱控制系统源代码。Quartus 2开发环境。主要功能有检查系统输入,PWM输出,控制LED等。-Based on DE2 FPGA development board refrigerator control system source code. Quartus 2 development environment. The main function is to check the system input, PWM output, control LED a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:854kb
    • 提供者:wu
  1. flash_loader_II_for_2c20

    0下载:
  2. FLASH_LOADERII是cpld配置fpga的程序。运行在quartus60环境下。-Fpga configuration FLASH_LOADERII is cpld procedures. Run on quartus60 environment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:854.12kb
    • 提供者:刘飞
  1. twomux4to1

    0下载:
  2. this source is 4to1 mux two design. verilog source.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:854.24kb
    • 提供者:choijinsol
  1. exp-CPU

    0下载:
  2. 实现简单的CPU通路,包括存储器、指令译码、多路选择器等功能部件-Simple CPU access (by google)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:854.44kb
    • 提供者:丁丁
  1. traffic-light

    0下载:
  2. program fpga, simulation of trafic light. each way have two light, green and red. when one way is green and another way is red. each step have their own time.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:854.49kb
    • 提供者:walker
  1. VCDwtHDLV

    0下载:
  2. < 大型RISC处理器设计--用描述语言Verilog设计VLSI芯片>>光盘
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:854.5kb
    • 提供者:wiyn
  1. LCD_VHDL

    0下载:
  2. 基于quartus ii 开发软件的LCD控制工程文件,含vhdl语言编写的程序,及时序和功能仿真文件。-Quartus ii software development based on the LCD control engineering documents, including a program written in vhdl, and functional and timing simulation files.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:854.65kb
    • 提供者:冯丹
  1. 5.-VGA-Text-mode

    0下载:
  2. A tile-mapped pixel generation scheme is discussed in Section 13.3. A tile can be considered as a super pixel. Whereas a pixel is defined by a 3-bit word in a bit-mapped scheme, a tile is mapped to a predesigned pattern. One method of constructing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:854.69kb
    • 提供者:Mai
  1. zhengxianxinhaofashengqi

    0下载:
  2. 本设计结合了EDA技术和直接数字频率合成(DDS)技术。EDA技术是现代电子设计技术的核心,是以电子系统设计为应用方向的电子产品自动化的设计技术。DDS技术则是最为先进的频率合成技术,具有频率分辨率高、频率切换速度快、相位连续、输出相位噪声低等诸多优点。-The design that combines EDA technology and Direct Digital Synthesis (DDS) technology. EDA technology is the design of mod
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:854.8kb
    • 提供者:zjl
  1. 志哥QQ消息*器v1.0.0正式版

    0下载:
  2. 最快将会打开撒好看的贺卡和贷款还款两件大事拉拉手打口水都快的飒沓dad12大大(DDDWADSDDSADSADASDSADASDASDSADASDSDAD)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:855kb
    • 提供者:122366
  1. luoji1lu

    0下载:
  2. 逻辑分析仪 简易逻辑分析仪 单级触发 有时间做作三级触发 只有在有触发字的时候 才有输出 输出八路波形 似乎有点小问题波形不是很清楚-Simple logic analyzer logic analyzer to trigger single-stage trigger time affected only three words in a trigger only when the output waveform output seems a little small pr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:855.33kb
    • 提供者:宋杰
  1. T3_USB_OUT

    0下载:
  2. 我买的红色飓风FPGA,EP1C6开发板的配套USBA实验例程 use输出模块的程序
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:855.62kb
    • 提供者:孙建军
« 1 2 ... .53 .54 .55 .56 .57 3258.59 .60 .61 .62 .63 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭