CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 3261.62 .63 .64 .65 .66 ... 4323 »
  1. STM32ra8875

    0下载:
  2. 通过ARM控制基于RA8875的触摸屏-Through the ARM control based on the RA8875 touch screen. . . . . . . . . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:858.92kb
    • 提供者:lerning dog
  1. Construction-and-Experimental-Evaluations-of-User

    0下载:
  2. Construction and Experimental Evaluations of User-Centered Power
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:859.04kb
    • 提供者:Christoffer
  1. HARP

    0下载:
  2. 电子琴,播放音乐,电子通信工程系作业上课作业-Keyboard, playing music, electronic communication engineering job class job
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:859.14kb
    • 提供者:ru
  1. fenpinq

    0下载:
  2. VHDL分频器的设计,可以产生奇数和偶数次分频-VHDL Divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:859.29kb
    • 提供者:lp
  1. dab1814114c3

    0下载:
  2. 此為採用ALTERA所做的DDR 控制器(verilog)- File/Directory Descr iption ============================================================================= \doc DDR SDRAM reference design documentation \model Contains the verilog SDRAM model \route
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:859.69kb
    • 提供者:李志偉
  1. munecas

    0下载:
  2. cunter of muñ ecas this cunter is 10,20,30,40,50,60,70,80,90
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:859.77kb
    • 提供者:moikanosb
  1. object_detection

    0下载:
  2. obstical counter uing vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:860kb
    • 提供者:anshu
  1. bb74300fc549

    0下载:
  2. vhdl code low-power design of h.264 system architecture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:860.17kb
    • 提供者:azaam
  1. k21test

    0下载:
  2. 只需要FPGA两个通用管脚,就可以实现FPGA与PC机进行以太网通信!!如果你有ALTERA_DE1的开发板,可以直接下再看效果,用其他板子就要重新分配一下管脚,推荐使用电流输出。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:860.28kb
    • 提供者:245680
  1. 16_bits_CPU_verilog_code

    0下载:
  2. 利用Verilog设计的16位CPU的设计案例-the example of 16 bits CPU using verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:860.4kb
    • 提供者:王惠娟
  1. link_port-v1[1].1.0

    0下载:
  2. 用于测试ADI的TS201与FPGA之间通信的LINK程序,压缩文件内包括VHDL和Verlog代码。-ADI is used to test the communication between the TS201 and the FPGA' s LINK program, compressed file to include VHDL and Verlog code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:860.4kb
    • 提供者:万传
  1. i2c_adv7180

    0下载:
  2. ADV7180的i2c驱动程序,VHDL语言开发,有详细注释,适合初学者学习和参考。-ADV7180 i2c driver, VHDL language development, have detailed comments, suitable for beginners learning and reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:860.44kb
    • 提供者:谢小辉
« 1 2 ... .56 .57 .58 .59 .60 3261.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭