CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .61 .62 .63 .64 .65 3266.67 .68 .69 .70 .71 ... 4323 »
  1. PS2_control_of_LCD

    0下载:
  2. 基于VHDL的PS2键盘控制LCD显示源程序-The source program of PS2 keyboard controling of LCD display based on VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:867.12kb
    • 提供者:年龙
  1. AMBA-Specification-Rev-2.0

    0下载:
  2. AMBA2.0总线协议详细介绍,共230叶英文资料-AMBA2.0 bus protocol details, a total of 230 leaves information in English
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:867.24kb
    • 提供者:guoxiaojin
  1. codecheck

    0下载:
  2. 基于VHDL语言的密码锁设计源代码,实现密码锁的基本功能-Language based on VHDL design source code locks
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:867.29kb
    • 提供者:陈鹏
  1. AMBA_SPEC

    0下载:
  2. AMBA标准2.0版本,包括AHB,APB和ASB-AMBA standard specfication rev2.0, including AHB, APB, and ASB
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:867.37kb
    • 提供者:joy
  1. ModelSim_Help

    0下载:
  2. 介绍Modelsim下对Xilinx公司FPGA进行后仿真的流程,推荐初学者下载学习-Introduced under Modelsim Xilinx FPGA for the company after the simulation process, recommended for beginners to learn to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:867.56kb
    • 提供者:中国
  1. FPGA_constraints

    1下载:
  2. 这是关于FPGA时序约束的文档,属于入门级介绍。在逻辑设计尤其是高速设计时,时序约束是必不可少的!-This is the documentation on the FPGA timing constraints, are entry-level introduction. High-speed logic design, especially in the design, timing constraints is essential!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:867.57kb
    • 提供者:
  1. 3-8

    0下载:
  2. 基于verilog的3—8译码器,设计简单,程序清晰易懂-Based verilog 3-8 decoder design is simple, clear and understandable procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:867.82kb
    • 提供者:maxruan
  1. synplify-ISE-ModelSim

    0下载:
  2. 关于FPGA的仿真文档,使用synoplify,ise和modelsim三者联合仿真,适合初学者入门-FPGA on the simulation of the document, the use of synoplify, ise and modelsim co-simulation, suitable for beginners entry
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-16
    • 文件大小:868kb
    • 提供者:吕攀攀
  1. 20131010-code

    0下载:
  2. fx2lp 68013 xilinx XC3s400 实现slave fifo通讯,包括68013的固件以及fpga的代码(verilog)。摸了好久才调试通过的,特共享出来解救苍生!-fx2lp 68013 xilinx XC3s400 slave fifo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:868.42kb
    • 提供者:jianhaoran
  1. project1

    0下载:
  2. fpga应用开发简单的小工程,供初学者学习-fpga simple little application development projects, for beginners to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:868.48kb
    • 提供者:mike
  1. pro035

    0下载:
  2. verilog 编写基于SRAM(CY7C1041)的代码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:868.48kb
    • 提供者:wb
  1. AES

    0下载:
  2. 这是一个AES加密算法的程序,适用verilog hdl语言写的-A AES ALGORITHM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:868.53kb
    • 提供者:华云
« 1 2 ... .61 .62 .63 .64 .65 3266.67 .68 .69 .70 .71 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭