资源列表
A-Branch-Predictor-with-New-Recovery-Mechanism-3.
- A Branch Predictor with New Recovery Mechanism
multiplieranddivider
- 乘法器和除法器的VHDL实现方法,可运行，占用逻辑资源少。-VHDL descritpion about muiltiplier and divider
Encoder
- The program using verilog language to decribe encoder x1 x2 and x4
xapp333
- i2c controller source code. project related
Xilinx_ISE_Tutorial
- A brief but very useful tutorial for the Xilinx ISE.
单周期CPU大作业-2020
- Verilog projects cpu
zhengzhoueda1
- 用vhdl语言的fsk调制，所有文件都都齐全，只需要打开zhengzhoueda1.qpf就行了-Fsk modulation using vhdl language, all files are complete, just open zhengzhoueda1.qpf on the line
I2C总线控制器 Xilinx提供
- 用Verilog HDL实现I2C总线功能，对I2C总线有很大帮助-I2C bus contrll functions implemented by Verilog HDL.
1(1)
- Debussy和MODELISM混合的使用 Debussy和MODELISM混合的使用-Debussy and MODELISM Debussy and MODELISM
LCD1602
- 由于 1602 是慢速设备，根据我们显示网址 32 个字符的架构，我们在顶层设计了一个FIFO, 在开始工作的时候一次性把要显示的字符传到在LCD1602上显示RedCore网址 FIFO中，在1602控制层代码中再从FIFO读出送 去显示，加FIFO的好处是，高速的TOP层可以不用去等待慢速的1602写时序，把两个层次的模块 独立开来。-Since 1602 is a slow device, according to our display URL to 32 charac
EDA
- EDA试验手册包含各种试验程序，均由VHDL编写-EDA test manual contains a variety of test procedures, prepared by the VHDL
21controlFPGA
- 21control的系列FPGA开发板原理图-21control series FPGA development board schematics