资源列表
DDS
- 用Verilog HDL 编写的一个最基本的DDS程序，发生正弦波-Verilog HDL prepared with a basic DDS program, the occurrence of a sine wave
dianziqin
- 本源码讲解了电子琴的设计思想以及源代码的编写方法。-The source explained the keyboard design ideas, as well as the compilation of source code.
Taxi-automatic
- 本项目实现一个出租车自动计费器。计费包括起步价、行车里程计费、等待时间计费三部分，用四位数码管显示总金额，最大值为999.9元。起步价为5.0元，3公里之内按起步价计费，超过3公里，每公里增加1元，等待时间单价为每1分钟0.1元。用两位数码管显示总里程，最大值为99公里，用两位数码管显示等待时间，最大值为99分钟。-The project achieved a taxi meter automatically. Billing, including starting, mileage charg
Computer-Architecture-lab2
- 计算机组成实验作业2，fpga开发板，verilog语言编写-Composition of experimental work computer 2, fpga development board, verilog language
my_xnor
- 同或门，Verilog实现，配有实验说明文档。-With or door, Verilog implementation, with experimental documentation.
kaoshi
- eda上机考试题 分享 包括分频计 计数器 等不同类型的题-eda-on exam questions to share, including frequency counter, count the different types of questions
cpld
- 基于CPLD的PWM信号发生器，产生占空比可调的PWM波。-cpld pwm
IIC
- 通过IIC总线配置AD9883A（Verilog） 硬件：Ep1C12 -The AD9883A (Verilog) hardware via the IIC bus configuration: Ep1C12
sdram_vhdl
- DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的。-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good.
VESA-VGA
- VESA VGA时序标准，介绍各种VGA时序。-VESA VGA timing standards, introduce a variety of VGA timing.
SwitchCheck
- 一个通用的SPI程序,由VERILOG语言编写。时钟由控制机提供，可以修改SPI的发送数据位数。-a SPI codes
xp_xp2_patch
- 数字示波器VHDL设计程序在Q7.1软件上在FPGA上的程序！这个有机部分模块！请大家慢慢体会