CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 3287.88 .89 .90 .91 .92 ... 4323 »
  1. UART_LCD_DAC

    1下载:
  2. 利用RS232,FPGA和单片机通信,控制FPGA的LCD和da转化,产生模拟信号。FPGA部分-Using RS232, FPGA and single-chip communications, the control FPGA and the LCD into da generate analog signals. FPGA part
  3. 所属分类:VHDL编程

    • 发布日期:2014-02-23
    • 文件大小:904.45kb
    • 提供者:雍振强
  1. lect-4

    0下载:
  2. these slides for digital logic design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:904.53kb
    • 提供者:fahad
  1. ethernet_10ge_mac_latest.tar

    0下载:
  2. The 10GE MAC core is designed for easy integration with proprietary custom logic. It features a POS-L3 like interface for the datapath and a Wishbone compliant interface for management. The core was intentionally designed with a limited feature se
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:905.14kb
    • 提供者:ke
  1. DDS

    0下载:
  2. DDS的核心是相位累加器,相位累加器有一个累加器和相位寄存器组成,它的作用是再基准时钟源的作用下进行线性累加,当产生溢出时便完成一个周期,即DDS的一个频率周期。加载Matlab 产生的波形,通过FPGA输出DDS信号-Core DDS is the phase accumulator, a phase accumulator and phase accumulator registers, its role is to carry out a linear accumulation under
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:905.3kb
    • 提供者:wangfeng
  1. ethernet_latest.tar

    0下载:
  2. ethernet_latest.tar.gz源代码-ethernet_latest.tar.gz source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:905.7kb
    • 提供者:
  1. rdf0028

    0下载:
  2. Multiboot on Xilinx SP605
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-06
    • 文件大小:906kb
    • 提供者:aguilarjp
  1. user-manual-nios-ii

    0下载:
  2. Instruction manual for nios ii eds.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:906.33kb
    • 提供者:Will
  1. cpu

    0下载:
  2. 用verilog描述一个完整的cpu,以完成仿真,仿真结果合理-Complete with a verilog descr iption of the cpu, in order to complete the simulation, the simulation results are reasonable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:906.41kb
    • 提供者:西电
  1. text5

    0下载:
  2. 循环彩灯,实现彩灯的花色点亮,利用状态机实现各种花色的实现-Cycle lights, to achieve the suit lit lanterns, using the state machine to achieve the realization of various colors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:906.42kb
    • 提供者:
  1. an_dcfifo_top_restored

    2下载:
  2. alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 实现高速到低速时钟域的数据传输 ,值得学习。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:906.86kb
    • 提供者:alison
  1. xiaobofilter

    0下载:
  2. 采用VHDL设计Daubechies 4双通道正交滤波器组,用Quartus II 仿真实现-Daubechies 4 filter group based on VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:906.92kb
    • 提供者:邱陈辉
  1. april2010_1

    0下载:
  2. 基于FPGA的方向滤波指纹图像增强算法实现。目前指纹识别已发展成应用最广泛的一种生物识别技术。-The direction of FPGA-based fingerprint image enhancement filtering algorithms. Currently the most widely used fingerprint recognition has become a kind of biometric technology.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:907kb
    • 提供者:单善
« 1 2 ... .82 .83 .84 .85 .86 3287.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭