CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .75 .76 .77 .78 .79 3380.81 .82 .83 .84 .85 ... 4323 »
  1. Verilogdigitlefilter

    0下载:
  2. 用verilog代码实现在数字滤波器,可以综合。-verilog code for digital filter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.07mb
    • 提供者:刘晓志
  1. fft_32K

    0下载:
  2. 32K点的fft fpga实现,以及相关的matlab程序,希望对大家有所帮助。-32K point fft fpga implementation, and the matlab program, we hope to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.07mb
    • 提供者:lg
  1. bhaskar

    0下载:
  2. Wireless sensor networks for low power design vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.07mb
    • 提供者:Neeraj
  1. AVHDLPrimerBhasker

    0下载:
  2. VHDL developers can use this book to know more about it...
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.07mb
    • 提供者:amin
  1. 53954088-A-VHDL-Primer-Bhasker

    0下载:
  2. This book is about vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.07mb
    • 提供者:siddhartha
  1. Single-port-RAM-

    0下载:
  2. 单口RAM带CLR信号的verilog程序。很详细的.-Single-port RAM with a CLR signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.07mb
    • 提供者:赵峰
  1. VGA_1024_768

    0下载:
  2. 点亮了我的LCD显示器,1024*768@60Hz,verilog语言,EP2C8,全部源码-Lit my LCD monitor, 1024* 768 @ 60Hz, verilog language, EP2C8, all the source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.07mb
    • 提供者:yuangaoping
  1. Framer

    3下载:
  2. ISE平台下的verilog的QC-LDPC编码,经仿真没有问题-ISE platform verilog QC-LDPC coding, no problems by simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07mb
    • 提供者:kwiicsyy
  1. 3ge-shu-ma-guan-dong-tai-xian-shi

    0下载:
  2. 关于3个数码管动态显示的程序,为共阴极的。对于制作者有很大的参考价值。-About three digital dynamic display of the program, for a total of cathode. The producers have great reference value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.07mb
    • 提供者:张百珂
  1. quatus2_example

    0下载:
  2. 这是一个典型的利用quatus2进行设计的案例,可以让你对quatus2的设计有一个总体的感受!-This is a typical design using the program quatus2 which can help you kown this promgram soon.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.07mb
    • 提供者:张勐
  1. fcount

    0下载:
  2. 频率计的设计实例,在FPGA平台上面验证通过,能测0—99M的任意信号的频率,很实用,希望对大家有所帮助。-Frequency Meter instance, in the FPGA platform, validated by the above, can measure 0-99M of any signal frequency, it is useful, we want to help.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.07mb
    • 提供者:谭乔来
  1. vhdl_primer_bhaskar

    0下载:
  2. VHDL Book by Dr Bhaskar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.07mb
    • 提供者:jassu
« 1 2 ... .75 .76 .77 .78 .79 3380.81 .82 .83 .84 .85 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭