CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .74 .75 .76 .77 .78 3379.80 .81 .82 .83 .84 ... 4323 »
  1. FFT

    0下载:
  2. These are good stuffs on fft implementation using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.06mb
    • 提供者:Aman
  1. S5_UART

    0下载:
  2. 红色飓风的uart程序,我买的开发板的网站的历程-Red Hurricane uart procedure, I bought the course of the development board' s website
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.06mb
    • 提供者:bluesky
  1. source

    0下载:
  2. 数据读取源代码,能将各种数据中的杂项去掉,得到所需要的数据-good ok source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.06mb
    • 提供者:guocong
  1. DMI503

    2下载:
  2. HP主机关于 DMI刷新程序,来至于HP工厂.-HP DMI refresh procedure to As for the HP factory.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-09-27
    • 文件大小:1.06mb
    • 提供者:jiangliwei
  1. qiartus2use

    0下载:
  2. verilog仿真硬件的工具qiartus2的使用教程,内容简单易懂,初学必备
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.06mb
    • 提供者:oasis
  1. watchgai

    0下载:
  2. 利用FPGA的V4开发板制作的电子表,采用VHDL语言编写
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.06mb
    • 提供者:王传辉
  1. shouce

    0下载:
  2. VHDL 语法速查手册,pdf,非常经典-VHDL Syntax Quick Reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.06mb
    • 提供者:yaoming
  1. cpu

    0下载:
  2. 基于VHDL的简易CPU设计,可以实现加、减、乘三种运算,模拟CPU的运算过程通过指令实现运算-Simple CPU design based on VHDL, three operation can realize add, subtract, multiply, simulation of the CPU operation process operation was achieved by instruction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.07mb
    • 提供者:llx
  1. mult

    1下载:
  2. 16位乘法器,输入16位乘数,输出32位积,采用循环移位算法-a multplier
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-04-07
    • 文件大小:1.07mb
    • 提供者:Paul
  1. VGA_1024_768

    0下载:
  2. VGA控制器,由Verilog编写,用于驱动VGA显示器和TFT液晶屏-VGA controller, prepared by the Verilog, to drive VGA monitors and TFT LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-10
    • 文件大小:1.07mb
    • 提供者:骨头好
  1. mimasuo

    0下载:
  2. 用硬件逻辑语言实现的密码锁,有波形图。实测通过(A password lock implemented in a hardware logic language, with a waveform diagram. Measured and passed)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:1.07mb
    • 提供者:欲与鱼
  1. pipeline_cpu

    0下载:
  2. 1)MIPS架构 2)五级流水线 3)支持MIPS的R,I,J三种指令,一共二十条。 4)内涵PDF教程,工程和激励文件-1) MIPS architecture 2) five line 3) to support the MIPS R, I, J three kinds of instruction, a total of twenty. 4) connotation PDF tutorials, project files and incentives
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.07mb
    • 提供者:y
« 1 2 ... .74 .75 .76 .77 .78 3379.80 .81 .82 .83 .84 ... 4323 »
搜珍网 www.dssz.com