资源列表
bin2gry
- verilog 代码. 经验证成功,可以作为标准单元库,为FPGA设计者使用.-Verilog code. Certified success, as a standard cell library for the use of FPGA designers.
Digital-code-control-program
- 数字密码器程序 数字密码器程序 数字密码器程序 数字密码器程序-Digital Device Digital Device Program Program Program Digital Device Digital Device Digital Device Program Program Program Digital Device Digital Device Program
lcd
- 基于VHDL语言的12864液晶显示屏驱动程序。可以显示文字，字符等。开发工具为Quartus-Based on VHDL 12864 LCD driver. Can display text, characters and so on.
manchester
- verilog 实现manchester编解码，最高速率5mhz-verilog manchester code to achieve the highest rate of 5mhz
kogg
- 40bit kogge stone adder made by woong
New_UART_verilog
- 这个是最新的UART的verilog代码，里边含有和UART相关的所有function,比如状态机，接收发送FIFO等相关代码。-New UART verilog sample code,Include FIFO code state mashine code ,recevier/trasmiter code
Traffic-light--Control-VHDL
- 用VHDL语言描述的实现十字路*通信号灯控制的程序。-Crossroads traffic lights control procedures described in VHDL language.
yuvtorgb
- 色彩空间 ycrcb2rgb转换源代码 赛灵思公司提供色彩空间 ycrcb2rgb转换源代码- ycrcb2rgb
manchester
- 源码包含三个模块，数据发送模块是读取FIFO中的数据后，将并行数据转换为串行，同时对串行数据进行曼彻斯特编码输出。数据接收模块是对接收的数据进行曼彻斯特解码。FIFO控制器模块将接收的串行数据转换为并行，并存储。 曼彻斯特解码部分本文采用了过采样技术，使用了一个8倍时钟进行采样。每一个数据周期采样8次，每四次采样确定一个状态，如果采样到三次及以上高电平则认为是高状态，否则认为是低状态。状态由高到底则是数据0，由低到高则是状态1。-Source consists of three module
verilog-example
- verilog基础实验，包括篮球计数器，序列检测计等-verilog based experiments, including basketball counter sequence detector
FPGAcontrolDM9000AuseVerilog
- verilog控制以太网发送程序的实现，用于控制以太网发送-verilog control program for sending Ethernet implementation, used to control the Ethernet to send
Uart_TX
- 串口通信程序，可设置波特率，数据格式可更改-Serial communication program, you can set the baud rate and data format can be changed