CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .91 .92 .93 .94 .95 3396.97 .98 .99 .00 .01 ... 4323 »
  1. hongsejufengII

    0下载:
  2. Altera公司的FPGA开发器件,红色飓风II代PCB器件库.DDB。对学习FPGA的同学有帮助。-Altera,FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.1mb
    • 提供者:lulu
  1. colny_IFPGA_PCB

    0下载:
  2. Altera 的飓风II系列的FPGA封装及布局。-The Hurricane Series II Altera' s FPGA package and layout.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:1.1mb
    • 提供者:suyongpan
  1. DA

    0下载:
  2. 详细的介绍了DA转换芯片资料,DA转换原理。-A detailed descr iption of the DA converter chip data, DA conversion principle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.1mb
    • 提供者:王先生
  1. FPGA_Board_Reference_Guide_1.0

    0下载:
  2. annother FPGA ucLinux Board reference design, using Xilinx s Spartan3 FPGA (XC3S400)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.1mb
    • 提供者:kamejoko80
  1. Spartan-6_LX9_RevB1

    2下载:
  2. XILNX SPARTAN-6 MICROBOARD FPGA DEMOBOARD FROM AVNET SCHEMATIC
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:1.1mb
    • 提供者:Alex
  1. 1000samples-on-verilog

    0下载:
  2. 1000个Verilog编写的例程~绝对超值!-Routines written in Verilog 1000 ~ absolute value!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.1mb
    • 提供者:孙文
  1. Timer_design_XUP

    0下载:
  2. verilog写的秒计数器,计数结果显示在四个七段四个数码管上,两个作为秒位,两个作为分钟位。-A seconds counter described by verilog, counting results are displayed on the four seven four digital tube, two as second bit, two as a minute bit.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.1mb
    • 提供者:queen
  1. C5E_DEV_KIT_B

    0下载:
  2. cyclone v5开发板原理图,对学习很有帮助-cyclone v5 development board schematics, helpful for learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:1.1mb
    • 提供者:王亚庆
  1. LatticeMico8_v3_0_Verilog

    0下载:
  2. The LatticeMico8™ is an 8-bit microcontroller optimized for Field Programmable Gate Arrays (FPGAs) and Crossover Programmable Logic Device architectures from Lattice. Combining a full 18-bit wide instruction set with 16 or 32 General Purpose r
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.1mb
    • 提供者:郭豪偉
  1. Regfile

    0下载:
  2. 利用Xilinx ISE14.3,用Verilog HDL 语言编写的计算器与寄存器堆程序,在Spartan Ⅲ板上调试通过。-Use Xilinx ISE14.3, using Verilog HDL language of computers and register file program, Spartan Ⅲ board through debugging.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.1mb
    • 提供者:张宇轩
  1. clock--jiaoshi

    0下载:
  2. 基于verilog简单数字时钟程序,可实现校时,校分功能-Based verilog simple digital clock procedures, can be achieved when the school, school division function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.1mb
    • 提供者:潘文分
  1. DE2-platform-hardware-audio-playback

    0下载:
  2. 在FPGA-DE2平台上的纯硬件录音播放实验-Purely on the DE2 platform hardware audio playback experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.1mb
    • 提供者:rjy
« 1 2 ... .91 .92 .93 .94 .95 3396.97 .98 .99 .00 .01 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭