CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 3521.22 .23 .24 .25 .26 ... 4323 »
  1. ARM

    0下载:
  2. a source code for arm7 with manual and data path
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.43mb
    • 提供者:elahe
  1. xc3sprog_rev780_working_with_xc6slx9_spi

    0下载:
  2. xc3sprog working version see http://xc3sprog.sourceforge.net/ use with https://sourceforge.net/projects/libusb-win32/
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:1.43mb
    • 提供者:MAA
  1. CoreCORDIC_EV_v2[1].0

    0下载:
  2. 快速fft核,下吧!从国外网站当的!用用看!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.43mb
    • 提供者:joy
  1. FIR_dida

    0下载:
  2. 自己写的FIR滤波器设计,verilog语言写的,很好用-Write your own FIR filter design, verilog language, easy to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.43mb
    • 提供者:chenshuo
  1. ll_clock

    0下载:
  2. 数字电子钟的设计,振荡器产生稳定的高频脉冲信号,作为数字钟的时间基准,然后经过分频器输出标准秒脉冲。秒计数器满60后向分计数器进位,分计数器满60后向小时计数器进位,小时计数器按照“24翻1”规律计数。计数器的输出分别经译码器送显示器显示。计时出现误差时,可以用校时电路校时、校分。- Digital electronic clock design, stable high frequency oscillator generates a pulse signal as a digital c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.43mb
    • 提供者:李建国
  1. MUSIC

    0下载:
  2. 16*16点阵循环显示8个汉字,有背景MIDI音乐输出,有一个键盘控制音乐的选择,还附带乐曲弹奏功能。有比较详细的注解。-16* 16 dot matrix display cycle of 8 Chinese characters, with background MIDI music output, there is a keyboard to control the choice of music, but also with music playing capabilities. Mor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.43mb
    • 提供者:叶华
  1. MIPSCPU_MultiCircle

    0下载:
  2. 流水线的一个循环源码设计,基于mips流水线的设计-Pipeline a loop source design, based on the design of the mips pipeline
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.43mb
    • 提供者:唐鑫
  1. TX_BaudrateCounter

    0下载:
  2. 本节包括SpaceWire中的波特率模块的代码,负责提供6.4us和12.8us的定时作用-the code of botel in spacewire
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.44mb
    • 提供者:鲁仪林
  1. ECCgenAndLoc

    0下载:
  2. 基于xilinx ISE环境开发的VHDL的NAND flash ECC 实现,eccGen256Byte 文件夹为ECC 产生程序,EccErrLoc文件夹为ECC错误定位程序。-Xilinx ISE environment based on the development of VHDL the NAND flash ECC to achieve, eccGen256Byte folder produced for the ECC procedures, EccErrLoc folder l
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.44mb
    • 提供者:卓智海
  1. VCollide201

    0下载:
  2. 模型冲突检测,是VCollide的压缩文件。能够检测虚拟物体是否发生碰撞,并返回信息-Model of conflict detection is VCollide the compressed file. Can detect whether a collision between virtual objects, and return information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.44mb
    • 提供者:马葱花
  1. XC3S700_PS2_Test

    0下载:
  2. 红色飓风3S700AN开发板PS2接口测试例程-Red Hurricane 3S700AN ​ ​ PS2 interface development board test code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.44mb
    • 提供者:Eddie
  1. xdtxylysj

    0下载:
  2. 一本很好的讲解通讯方面的书籍,主要包括电话通信网,移动通信网-a very good book that intoduce the knowledge of communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.44mb
    • 提供者:PETER
« 1 2 ... .16 .17 .18 .19 .20 3521.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com