CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .94 .95 .96 .97 .98 3699.00 .01 .02 .03 .04 ... 4323 »
  1. LCDpinlvji

    1下载:
  2. 基于EP2C8Q208C8芯片的 LCD显示频率计程序-LCD display based on EP2C8Q208C8 chip frequency counter program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.12mb
    • 提供者:王鹏
  1. Lab1~3

    0下载:
  2. 此為VHDL之暫存器、栓鎖器、三態匣、計數與除頻電路以及時脈產生電路-This is a register of VHDL, Latch, tri-state box, count divider circuit and clock generator circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.12mb
    • 提供者:
  1. FPGA_UART

    0下载:
  2. 毕业论文2010届06电子(的“基于FPGA的UART模块设计”-what is this
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:2.12mb
    • 提供者:sss
  1. ADC

    0下载:
  2. ADC IMPLEMENTATION IN FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.12mb
    • 提供者:Maddy
  1. PicoBlazeKCPSM3

    0下载:
  2. PicoBlaze KCPSM3处理器版本的基础指令介绍以及基本使用方法-Introduction of the PicoBlaze KCPSM3 basic instruction processor version and the basic use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:2.12mb
    • 提供者:王先生
  1. pingpang_ram

    0下载:
  2. 乒乓RAM静态随机存储器的控制,用于解决数据流连续存储问题。-Ping pong RAM static random access control, to solve the problem of continuous data flow storage.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:2.12mb
    • 提供者:fengdelong
  1. FPGA

    0下载:
  2. 一些verilog语言程序,可在板子上实现流水灯,计数,按键等功能。-Some verilog language program, can be achieved on the board flowing water light, count, buttons, and other functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:2.12mb
    • 提供者:王先生
  1. verilog_pli

    0下载:
  2. pli函数在verilog中大量应用,但介绍pli的资料并不多,压缩包中的文档是我搜集的pli的资料,希望有对你有帮助。-Pli system fuction is used in verilog language, but material related pli in domestic is rare. the rar package is my collection on pli , hop it is useful.:)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.12mb
    • 提供者:jhv
  1. ADCcaiyang

    0下载:
  2. 用Verilog HDL实现ADC采样。-Stepper motor control using Verilog HDL. Can the intelligent control speed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:2.13mb
    • 提供者:Frank Chen
  1. absolute2relative_coding

    0下载:
  2. ISE编程仿真DPSK中相对码和绝对码的转换-DPSK code conversion relative and absolute code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.13mb
    • 提供者:sxx
  1. Lab5

    0下载:
  2. 此為VHDL之非同步觸發、清除之單擊電路與同步觸發、清除之單擊電路設計-This is a non-synchronous triggering of VHDL, click to clear the circuit and synchronization trigger, click to clear the circuit design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.13mb
    • 提供者:
  1. DS18B20_ysd

    0下载:
  2. 在quartusII下开发的DS12B20_vsd的verilog程序,方便大家的学习。-Developed under the quartusII DS12B20_vsd the verilog program to facilitate everyone' s learning.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.13mb
    • 提供者:叶开
« 1 2 ... .94 .95 .96 .97 .98 3699.00 .01 .02 .03 .04 ... 4323 »
搜珍网 www.dssz.com