CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 3701.02 .03 .04 .05 .06 ... 4323 »
  1. zhankongbi

    0下载:
  2. 能对输入的方波信号进行占空比测试,在两位数码管上显示出来-Can the input of square wave signal than empty testing, in two digital tube test results show that will come out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.13mb
    • 提供者:
  1. FPGA-FIFO

    0下载:
  2. FPGA FIFO方面的相关文档,对于刚接触FPGA FIFO的同学有所帮助-The FPGA FIFO related documentation, help students new to FPGA FIFO
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:2.13mb
    • 提供者:lw
  1. DS18b20VHDL

    2下载:
  2. 自己写的一个测温元件(ds18b20)的驱动程序,这是一个完整的读出温度VHDL程序,并且包含ds18b20的中英文参考资料-Writing their own, a temperature measurement device (ds18b20) the driver, when a complete read out the temperature of VHDL procedures and contains reference materials in both English and
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.13mb
    • 提供者:xxz
  1. 华为_大规模逻辑设计指导书

    1下载:
  2. 本文为华为公司内部FPGA开发资料,对提升编程能力有较大帮助。(This paper has a great help for improving the programming ability of HUAWEI's internal FPGA development data.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-23
    • 文件大小:2.13mb
    • 提供者:Querer
  1. W5300

    0下载:
  2. W5300简单百兆网开发资料,方便MCU与网口的通信-W5300 Simple Fast network development information, facilitate communication MCU with Ethernet port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:2.13mb
    • 提供者:九戒
  1. vga_bmp

    0下载:
  2. 基于VHDL语言读取BMP格式文件,驱动VGA接口在显示屏上显示该图片,并在程序中可控制改图片在显示屏上浮动-Based on the VHDL language to read BMP format files, drives, VGA interface on the screen dynamically displays the picture
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.13mb
    • 提供者:朱杞柠
  1. Mxulie

    0下载:
  2. VHDL语言编写,利用FPGA实现的M序列发生器-VHDL language, FPGA realization of the M sequence generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.14mb
    • 提供者:刘昆仑
  1. uart_1203_4

    0下载:
  2. MUC+fpga 串口扩展,已调试通过,4路串口共用中断,收发fifo,波特率可调,其他的可以自己添加,网上类似资料极少,极具参考价值!只提供verilog源码!-MUC+ fpga McU.that, already debugging, through, 4 road serial common interrupt, receiving and dispatching fifo, baud rate can be adjusted, the other can add your own, o
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:李康
  1. timer

    0下载:
  2. 通过使用Nios_II环境,实现一个定时中断器的应用。-By use Nios_II environment, a timer interrupt applications.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:2.14mb
    • 提供者:林生
  1. AHDL

    0下载:
  2. AHDL基本语言,对初学者有用哈,可以对简单的电路进行设计
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.14mb
    • 提供者:chenfang
  1. CC2430

    0下载:
  2. CC2430基础实验源代码,帮助读者快速认知CC2430芯片 ││sch_CC2430ZDK.pdf ││ │├─1.LED │├─2.LCD │├─3.Clock模式 │├─4.External中断 │├─5.Timer中断 │├─6.Stop观看 │├─7.ADC │├─8.Temp传感器 │├─9.Joystick │├─10.UART - 液晶 │├─11.DMA │├─12.ADC_Series │├─13.Flash写作
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:常江
  1. Busy_PeopleEDK

    0下载:
  2. 一个Xilinx FPGA上构架一个CPU软核, 以提高整个系统的灵活性,和可扩展性,EDK快速学习代码-On a Xilinx FPGA soft-core architecture of a CPU to improve overall system flexibility, and scalability, EDK quick learning code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:
« 1 2 ... .96 .97 .98 .99 .00 3701.02 .03 .04 .05 .06 ... 4323 »
搜珍网 www.dssz.com