CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .00 .01 .02 .03 .04 3705.06 .07 .08 .09 .10 ... 4323 »
  1. saomiao

    0下载:
  2. 利用VHDL编写而成的具有键盘扫描功能程序。-Written in VHDL with the use of the keyboard scanning process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.15mb
    • 提供者:
  1. uart_working_transmit

    0下载:
  2. UART transmission vhdl code, for nexys 3 fpga board
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:2.15mb
    • 提供者:spiegel
  1. ChipScope_use

    0下载:
  2. xilinx chipscope的实用教程,步骤有图,一步步学习,简单实用-Xilinx chipscope practical tutorial, step diagram, a step-by-step learning simple and practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:2.15mb
    • 提供者:fan
  1. altdq_dqs2

    0下载:
  2. altera ip a ltera ip-altera ip altera ip altera ip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.15mb
    • 提供者:wira
  1. 2010_07_01_VHDL

    1下载:
  2. 基于VHLD和Quartus II 8.0 的抢答器和交通灯程序。 -Based VHLD and Quartus II 8.0 of the Responder and the traffic light program.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.15mb
    • 提供者:
  1. sdr_ctrl_latest.tar

    0下载:
  2. SDRAM控制器设计源码,内含仿真代码,测试通过-SDRAM controller design source code, include simulation code, test by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.15mb
    • 提供者:松鼠
  1. sdram_mdl

    0下载:
  2. 基于FPGA设计SDRAM 读写试验,用途:显示卡缓冲.大型显示器驱动设计方案必选方案-SDRAM read and write tests based on FPGA design, use: display card buffer. Large display driver design alternatives will be
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.15mb
    • 提供者:huyongmeng
  1. sdram

    0下载:
  2. 使用VERILOG访问SRAM的程序,有需要的可以拿来借鉴-SRAM using VERILOG access procedures can be used in need of reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.15mb
    • 提供者:yangxin
  1. pif2wb_latest.tar

    0下载:
  2. This is a bridge IP core to interface the Tensilica PIF bus protocol with the OpenCores WishBone. It currently supports single-cycle as well as burst transfer operations. The core has been tested in a master-PIF slave-WB configuration.-This is is a b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.15mb
    • 提供者:Arun
  1. 2016sell

    0下载:
  2. 此售货机模块包括:投币处理模块,商品选择模块,投币模块,分频模块,控制器模块,计时模块,LED灯显示模块,找零模块,出货模块,-The vending desktop module includes: coin processing module, product selection module, coin module, frequency division module, controller module, timing module, the LED display module, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.15mb
    • 提供者:张任
  1. IR

    1下载:
  2. 红外遥控器Verilog代码实现,并在数码管上显示,包含详细代码+资料-Infrared remote control Verilog code, and on the digital display, it contains detailed information on the code+
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.15mb
    • 提供者:孤风
  1. VGA

    0下载:
  2. 改源码是采用VERILOG编写的驱动VGA显示屏的,能显示彩条和方格,是FPGA学习的好资料-Change the VERILOG source code is written using VGA display driver, and can display color bars and squares, is good information to learn FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.15mb
    • 提供者:宫晓鹏
« 1 2 ... .00 .01 .02 .03 .04 3705.06 .07 .08 .09 .10 ... 4323 »
搜珍网 www.dssz.com