CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .98 .99 .00 .01 .02 3703.04 .05 .06 .07 .08 ... 4323 »
  1. Palnitkar_Verilog_2E

    0下载:
  2. A very good book of verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.14mb
    • 提供者:haaz
  1. tlv1544

    0下载:
  2. TLV1544的采集程序,使用verilog语言编写,感觉很实用,希望对大家有用-TLV1544 collection procedures, using verilog language, feel useful, hope to adopt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.14mb
    • 提供者:李丽
  1. LIP6911CORE_dct_4

    0下载:
  2. DCT Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:jc
  1. uart_core(V2_0)

    0下载:
  2. 本例为自己编好的VHDL的基于uart的FPGA的 设计。-In this case for their own good VHDL code uart of FPGA-based design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:xinlinrong
  1. altfp_matrix_mult

    1下载:
  2. 浮点数 矩阵乘法模块 verilog语言编写 可直接调用-Floating-point matrix multiplication module can directly call verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:linyi
  1. threelift

    0下载:
  2. (1)、每层电梯入口处设有上下请求开关,电梯内设有顾客到达层次的停站开关。 (2)、设有电梯入口处位置指示装置及电梯运行模式(上升或下降)指示装置。 (3)、电梯每秒升(降)一层楼。 (4)、电梯到达有停站请求的楼层,经过 1 秒电梯门打开,开门指示灯亮,开门 4 秒后,电梯门关闭(开门指 示灯灭),电梯继续进行,直至执行完最后一个请求信号后停留在当前层。 、能记忆电梯内外所有请求,并按照电梯运行规则按顺序响应,每个请求信号保留至执行后消除。 、电梯运行规则当电梯处于上升模
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:范志浩
  1. WEIBOLU

    0下载:
  2. 基于ISE开发板的微波炉代码,具体的可以打开看,其中有原理图和VHDL两种-the code based on ISE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.15mb
    • 提供者:姜蘅育
  1. spilicheng

    0下载:
  2. spi接口的wishbone总线的实现,能够实现spi控制器的基本功能,书上例程-spi interface wishbone bus, to achieve the basic functions of the spi controller to book routine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.15mb
    • 提供者:
  1. alu

    0下载:
  2. design of a dynamic floating point ALU system for more compution
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.15mb
    • 提供者:parmalik kumar
  1. LCDfcout

    0下载:
  2. FPGA实现LCD显示的频率计,芯片为cyclone-FPGA realization of the frequency meter LCD display chip for the cycloneII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.15mb
    • 提供者:wang wen tao
  1. 16QAM

    0下载:
  2. 用VHDL语言完成对16QAM的编程和仿真-VHDL language 16QAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.15mb
    • 提供者:龙泽辉
  1. 2010112011738964_0

    0下载:
  2. 单片机开发与CPLD开发相关,请各位看看,有问题请联系我!谢谢!-MCU and CPLD development related to the development, please take a look, there are problems please contact me! Thank you!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.15mb
    • 提供者:梁飞
« 1 2 ... .98 .99 .00 .01 .02 3703.04 .05 .06 .07 .08 ... 4323 »
搜珍网 www.dssz.com