资源列表
LED
- FPGA上开发的心跳的程序，可以实现闪烁的功能-Program the FPGA on the development of the heartbeat, blinking function can be achieved
21840261RS(32to28)encoderanddecodervhdl
- (32,28)编码和译码程序 ，基于vhdl来实现的，并且在quartus中运行实现-(32,28) coding and decoding process, based on vhdl to achieve, and run to achieve in quartus
PCITest
- 通过在FPGA内部的数据源产生40Mbps的数据，FPGA对数据进行缓冲后，每52ms左右向主机发出一次中断，请求进行DMA传输，每次DMA的大小为228352字节。另附C++上位机软件代码(By generating 40Mbps data from the data source inside the FPGA, the FPGA buffers the data and sends an interrupt to the host every 52ms or so, requesting
ALTERA TDRB_D5M 摄像头采集例程
- altera 开发工具例程
SPI主机
- 基于verilogde的fpgaspi通信主机(Based on verilogthe communication host)
uratiii
- verilog串口通信程序，用数码管显示通信结果-verilog serial communication program, communication with the digital display the results
code
- 波特仪设计与实现，源代码，用单片机 FPGA实现 适合做类似项目的哥们下载！-Porter Instrument design and implementation, source code, suitable for single chip FPGA realization of similar projects with a buddy to download!
Homework4
- 4x4矩阵乘法，使用pipeline结构，可以在AutoESL中综合出Verilog，并在System Generator中测试通过。-Matrix multification in systolic way for AutoESL synthesis
Lattice_FPGA
- 该使用指南适用于初次使用ispLEVER 软件或者不常使用该软件的工程设计人员，它可以帮助你去了解 不同的处理过程，使用各种工具，以及熟悉ispLEVER 产生的各种报告。在进行下一步时，可以准备一 个设计，以此去了解设计的仿真，功耗的计算，静态时序分析，以及以时序驱动的布局和布线，检查由 软件输出的报告等。以此设计为例，你可以练习约束设计的输入，输出信号以及这些信号管脚的分配去 满足系统要求。也可以修改约束条件，达到最佳地利用LatticeEC 的结构和资源，同时实现高性能。该
short_generator
- OFDM的短序列verilog语言，802.11a的标准-OFDM short sequence verilog language, 802.11a standard
modelsim_ug
- Mentor Graphics ModelSim User s Guide Software v6.3g。ModelSim的用户指导书，对于Modelsim入门非常有用，堪称是手把手交了。官方资料，绝对可靠！-Mentor Graphics ModelSim User' s Guide Software v6.3g. ModelSim' s user guide book is very useful for Modelsim entry, perhaps the most hand
lunwenVHDL
- 毕业设计vhdl论文的先期工作。对于大学毕业设计论文有重要作用-Graduate design vhdl advance work papers. For the university graduation thesis plays an important role