CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 4210.11 .12 .13 .14 .15 ... 4322 »
  1. 32bitcpu

    0下载:
  2. 用verilog写的32位CPU源码,通过汇编语言可以实现加减乘除左移右移等运算。并且通过Lookahead算法提高了运算效率,大大节省了运算时间。通过ASC流程可以模拟出其内部电路结构。代码,过程文件,readme在文件夹中-Written by 32-bit CPU verilog source code, assembly language can be achieved through the addition, subtraction and other operations righ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13527695
    • 提供者:杨岩
  1. CIDE_C0

    0下载:
  2. 流水灯,把程序送到FPGA中,在IP软核上实现流水灯的功能-Water lamp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:13530717
    • 提供者:李扬
  1. USB_FPGA_FOR_SRAM-control

    0下载:
  2. 此程序完成PC上位机通过USB与板上SRAM进行的数据传输交换,有CY7C68013A的SALVE_FIFO的完整固件及FPGA的SRAM驱动程序,并已调通可用了。-This process is complete PC via USB and PC-board SRAM for data transfer exchange, complete with CY7C68013A of SALVE_FIFO of SRAM FPGA firmware and drivers, and has bee
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13531812
    • 提供者:dengxining
  1. sopcIIC

    0下载:
  2. 该例子是基于sopc的IIC总线设计完整设计,分为硬件和软件部分,软件部分是用c语言编写的。该项目是个以完成的项目,据有较高的参考和经济价值。该例子是原来做过的项目。 整个项目是在Quartus II 7.0和nios IDE环境下开发。-This example is based on the IIC bus design sopc complete design, divided into hardware and software, the software part is writt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:13531834
    • 提供者:bobo
  1. s3en_tcp

    0下载:
  2. 基于spartan3e开发板的嵌入式EDK软件平台下的TCP/IP协议的网口程序-Embedded development board based on spartan3e EDK software platform for TCP/IP protocol network port procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:13540606
    • 提供者:王乐希
  1. lcd1602

    0下载:
  2. FPGA控制lcd1602液晶显示字符,经本人调试绝对没问题!-Character the FPGA control lcd1602 LCD, after I debug absolutely no problem!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:13543037
    • 提供者:jinan
  1. DA.rar

    0下载:
  2. 利用可编程逻辑器件进行D/A和A/D控制接口的设计 ,The use of programmable logic device to carry out D/A and A/D control interface design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:13553949
    • 提供者:帅哥
  1. vc2015_x64_14.0.24215

    5下载:
  2. windows 7 安装VIVADO 需要(Microsoft Visual C++ 2015 Redistributable(x64) - 14.0.24215)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-23
    • 文件大小:13555712
    • 提供者:不名存在
  1. Chapter5

    0下载:
  2. Chapter5文件夹: (1)实验1:键盘扫描输入实验,完整的设计工程文件在JIANPAN文件夹下 (2)实验2:扫描数码显示器实验,完整的设计工程文件在SCANLED文件夹下 (3)实验3:点阵显示实验,完整的设计工程文件在DIANZHEN文件夹下 (4)实验4:交通灯控制实验,完整的设计工程文件在JTDKZHQ文件夹下 (5)实验5:数字钟实验,完整的设计工程文件在CLOCK文件夹下 (6)实验6:液晶显示实验,完整的设计工程文件在LCD文件夹下
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-03
    • 文件大小:13562553
    • 提供者:boyzone
  1. sdtest

    0下载:
  2. 这个是一个verilog程序,可以用spi读取sd卡中的内容,存到fifo中(This project can read the data from SD card through SPI interface and store the data in FIFO.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-29
    • 文件大小:13569024
    • 提供者:jyc
  1. ask

    0下载:
  2. sopc 按键中断,从0到9变化,程序简介明了!欢迎大家下载分享!-Sopc key interrupt, from 0 to 9 change, program introduction and sweet! Welcome everyone to download share!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:13569489
    • 提供者:wu
  1. ppt

    0下载:
  2. 1、可编程逻辑器件,即应用EDA技术完成电子系统设计的载体; 2、硬件描述语言(VHDL 或者 Verilog)。它用来描述系统的结构和功 能,是EDA的主要表达手段; 3、配套的软件工具。它用来完成电子系统的智能化设计; 4、实验开发系统。在整个EDA设计电子系统的过程中,实验开发系统是实现可编程器件下载和验证的工具, -A programmable logic device, the application of EDA technology to complete th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:13585900
    • 提供者:周爱丹
« 1 2 ... .05 .06 .07 .08 .09 4210.11 .12 .13 .14 .15 ... 4322 »
搜珍网 www.dssz.com