CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 1168.69 .70 .71 .72 .73 ... 4323 »
  1. sin_10k

    0下载:
  2. 基于FPGA的利用rom进行查询的方式生成一个频率为10KHZ的sin信号,编译成功,并实现功能仿真。-Query based on the the FPGA use of rom generate a frequency of 10 kHz sin signal, compiled successfully and to achieve functional simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:713.96kb
    • 提供者:二妮子
  1. PS2

    0下载:
  2. 基于键盘的ps2程序,注释很详细,是一个键盘的很好的程序!-Based on the keyboard of ps2 program, very detailed notes, is a good keyboard program!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:713.92kb
    • 提供者:吴筠
  1. wiegand

    0下载:
  2. Wiegand encoder Recive card number Save card number Mach saved and recived card number Resolve access status
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:713.92kb
    • 提供者:Sandro
  1. segment

    0下载:
  2. vhdl code for segment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:713.71kb
    • 提供者:Paul Jun
  1. AD7705

    0下载:
  2. Verilog AD7705代码 对AD7705实时进行控制-Verilog AD7705 AD7705 real-time control code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:713.53kb
    • 提供者:yu
  1. cpu

    0下载:
  2. fpga实现了简单的cpu,有三个指令,有加法,减法,移动三条指令-fpga to achieve a simple cpu, there are three directives, there is addition, subtraction, move three orders
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:713.51kb
    • 提供者:xxhlshe
  1. RAM

    0下载:
  2. altera FPGA上的RAM源码 单端口结构 -the RAM the source single port structure altera FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:713.5kb
    • 提供者:lenovo
  1. FIFO

    0下载:
  2. vhdl code for FIFO memory with controler
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:713.39kb
    • 提供者:Mihai
  1. RS232

    0下载:
  2. 本实验实现PS/2接口与RS-232接口的数据传输, PS/2键盘上按下按键,可以通过RS-232自动传送到主机的串口调试终端上(sscom32.exe); 并在数据接收区显示接收到的字符。 串口调试终端的设置:波特率115200,一个停止位,无校验位。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:713.37kb
    • 提供者:李华
  1. verilog_design_a_simple_cpu

    0下载:
  2. 用verilog设计一个简单的cpu系统-Verilog design with a simple cpu system
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:713.33kb
    • 提供者:jiangp
  1. i2c

    0下载:
  2. iic总线编写例,可以借鉴使用,编程Verilog语言。-iic bus prepare cases, you can learn to use Verilog programming language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:713.21kb
    • 提供者:谢凯聪
  1. i2c

    0下载:
  2. I2C接口程序,整个工程文件,文人已仿真,下载,在FPGA上测试成功 verilo语言-I2C interface programme,the whole project file,I have simulated and tested in FPGA successfully .verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:713.1kb
    • 提供者:王建伟
« 1 2 ... .63 .64 .65 .66 .67 1168.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com