资源列表
RS_Euclid_FPGA
- RS译码的Euclid算法及其FPGA实现，并通过仿真器的出结果，对于设计ＲＳ译码很有帮助
Count_1sec
- 使用FPGA下載達成計數一秒鐘功能 以測試完成可以使用 -Use FPGA download count reached a second function can be used to test complete
VGA
- 很使用的vga程序，经过测试非常好用，适合初学者练手-Vga program is used, tested very easy to use, suitable for beginners to practice hand
verilog_hdl_code
- 适合学习verilog 的初学者，这都是一些简单例子，希望有帮助-Suitable for beginners to learn verilog, these are some simple examples, want to help
step_2
- 实用fpga编程代码，有关数码管显示，让您快速入门，好好批评指正-Practical fpga programming code, the digital display, allowing you to get started quickly, take criticism
3-8yuanlitu
- 用ＶＨＤＬ能够实现输入为三输出为八的38译码器的功能-38 decoder
texismoke
- 以单片机为中央控制器，设计一台出租车计价系统。系统中的直流电源由车载电源提供，电源电压为+9V~+24V。行驶里程传感器不需要设计，假设它具有汽车每行使1km提供1000个脉冲信号的特性。显示器可以采用LED数码管或LCD液晶显示模块。 应达到的技术指标： 1、 白天、晚上分别设置不同的里程单价，两位数码显示“X.X”,并用一键控制转换及 显示； 2、 两位数码显示车辆行使的里程数“XX”； 3、 营运起步价为5.00元，当小于3公里按起步价结算，当大于3公里时，按里程单价×
UART1-Receive-and-dispatch
- 这是一个UART1 收发实验程序，调试通过，仅供参考-This is an UART1 to receive and dispatch to test procedure and adjust to try to pass and only provide a reference...
time
- 基于凌阳16位单片机的时钟显示程序，并通过键盘实现24小时制和12小时制。-Sunplus 16-bit microcontroller based on the clock display program, and the keyboard for 24 hours and 12-hour clock.
shumaguan
- 基于FPGA的7段数码管从0到F循环显示代码-FPGA-based 7-segment LED display from 0 to F loop code
The-design-of-the-38-decoder
- 三八译码器的构成、原理与设计方法 VHDL语言的设计技巧-The design of the 38 decoder
q5
- what is the output of this small program? ans- this will loop indefinitely. value of i in main() will never exceeds 1.