CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 2673.74 .75 .76 .77 .78 ... 4323 »
  1. LEDjiaotongdeng

    0下载:
  2. 这是一个led模拟的交通灯程序,大家对led熟悉了之后可以尝试一下-This is a simulation of traffic lights led program, led us to the familiar can then try
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:49.68kb
    • 提供者:刘可可
  1. cpldbus51

    0下载:
  2. CPLD与8051的总线接口VHDL源码-CPLD with 8051 bus interface VHDL source
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:49.68kb
    • 提供者:xjb
  1. arm7.tar

    0下载:
  2. this is verilog code for ARM7tdmi,but not supported Thumb .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:49.68kb
    • 提供者:kan
  1. verilog

    0下载:
  2. 北航夏宇闻verilog讲稿ppt语法入门-Wen Yu Xia Beihang verilog scr ipt syntax entry ppt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:49.66kb
    • 提供者:王军
  1. FPGA_clock

    0下载:
  2. 基于FPGA的多功能的数字时钟!能够显示时,分,秒,日期!-FPGA based multi function digital clock! Can display hours, minutes, seconds, date!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:49.64kb
    • 提供者:lpp0900320123
  1. fifo

    0下载:
  2. 异步FIFO的verilog实现,可以参考一下-Verilog asynchronous FIFO implementation, you can refer to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:49.63kb
    • 提供者:kobe
  1. EX4

    0下载:
  2. 这是一个用Verilog语言编写的一组程序,主要是熟悉开发板的应用,以及verilog语言-This is a Verilog language with a set of procedures, mainly familiar with the application development board, and the verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:49.6kb
    • 提供者:wanglixia
  1. nysa_sata_latest.tar

    0下载:
  2. 基于erilog编写的SATA的mac控制器,包括接收、发送、控制和读写等功能!-Mac controller is based on SATA erilog prepared, including the reception, transmission control and other functions to read and write!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:49.59kb
    • 提供者:hezigang
  1. SHA1VHDL-code

    0下载:
  2. this abou hash function programming on fpga -this is abou hash function programming on fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:49.59kb
    • 提供者:Hadis
  1. VHDL

    0下载:
  2. 除法器 4位除法器 可以编程实现 有启发意义-4-bit divider divider can be programmed instructive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:49.58kb
    • 提供者:guoyishi
  1. 15AlteraSOUNDCODE

    0下载:
  2. altera 公司的15IP源码 亲自测试还不错 有DIV, CONTER-ALTERA the 15IP source personally tests are also good DIV, CONTER
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:49.56kb
    • 提供者:sunok
  1. VHDL_for_clock

    0下载:
  2. 基于VHDL语言的数字钟设计,附有完整的程序代码,并有仿真结果。-VHDL-based digital clock design, with a complete code, and have the simulation results.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:49.51kb
    • 提供者:zpqmal
« 1 2 ... .68 .69 .70 .71 .72 2673.74 .75 .76 .77 .78 ... 4323 »
搜珍网 www.dssz.com