CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 2812.13 .14 .15 .16 .17 ... 4323 »
  1. Four-input-static-display

    0下载:
  2. 用Verilog语言写四位静态输入显示,可做课堂实验后课后作业,有完整代码-Written in Verilog language, according to the four static input to do homework after class experiment, has a complete code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:30.41kb
    • 提供者:ww
  1. systemverilog

    0下载:
  2. systemverilog简介如果能给大家一点帮助的话我会感到很高兴的
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:30.41kb
    • 提供者:xy
  1. VHDL

    0下载:
  2. 这是介绍硬件描述语言VHDL的PPT资料。很有参考价值,是初学者的良师益友,
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:30.4kb
    • 提供者:徐振华
  1. verilog_program_synthesis

    0下载:
  2. verilog program and synthesis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:30.4kb
    • 提供者:zhou
  1. 8_Code

    0下载:
  2. AES algorithm encryption and display on FPGA spartran 2e
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:30.38kb
    • 提供者:manish
  1. saomiao

    0下载:
  2. verilog源代码,实现四个数码管蛇形循环显示-verilog source code, snake-like loop realization of the four digital displays
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:30.37kb
    • 提供者:even
  1. odd_division

    0下载:
  2. 实现了时钟奇数(11)分频器,其它奇数分频只要重新计算div1和div2参数就行了。-Realize the clock odd (11) frequency divider, other odd frequency division as long as recount div1 and div2 parameters will do.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:30.36kb
    • 提供者:张明涛
  1. dct-code

    0下载:
  2. 离散余弦变换的VHDL实现,不错的代码和方法-Discrete cosine transform VHDL realization of good code and methods
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:30.35kb
    • 提供者:宋雪兵
  1. maxbijiao

    0下载:
  2. 在quaters下写的比较数的大小输出,verilog语言写的,具有状态机和存储器
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:30.34kb
    • 提供者:王金栓
  1. Block1_restored

    0下载:
  2. 使用VHDL写的I2C通信模块,这个模块包括和单片机通信的部分和24C16通信的的部分-Use VHDL to write I2C communication module, this module include the single-chip communications to and 24C16 communication of part of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:30.34kb
    • 提供者:招海伟
  1. switch_fabric

    1下载:
  2. verilog 写的具有代数交换功能的数据交换,是交换机设计的核心部分。-Switches Core by Applying Algebraic Switching
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:30.33kb
    • 提供者:星克曼
  1. LCD-interfacing-with-PIC16F877A

    0下载:
  2. lcd interfacing using PIC16F877A
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:30.33kb
    • 提供者:sridharan
« 1 2 ... .07 .08 .09 .10 .11 2812.13 .14 .15 .16 .17 ... 4323 »
搜珍网 www.dssz.com