CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .31 .32 .33 .34 .35 2836.37 .38 .39 .40 .41 ... 4323 »
  1. example10

    0下载:
  2. 利用直接数值合成 DDS 原理驱动 dac0832 实现正弦波输出。 输出可以通过示波器观察。-The use of direct numerical synthesis of theory-driven dac0832 achieve DDS sine wave output. Output can be observed through the oscilloscope.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:27.74kb
    • 提供者:panda
  1. hellosmall

    0下载:
  2. 小型的hello程序,不用标准c语言库,用的是底层串口驱动nios-Hello small program, not the standard c language library, using a low-level serial driver nios
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:27.74kb
    • 提供者:lanmse
  1. I2C

    0下载:
  2. FPGA I2C
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:27.73kb
    • 提供者:xiaox
  1. car

    0下载:
  2. 基于vhdl语言的出租车计费源代码及仿真
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:27.72kb
    • 提供者:hlj1232123
  1. motor

    0下载:
  2. A C code for spinnig a small stepper motor in varriable velosities using codevision compiler.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:27.72kb
    • 提供者:Ali
  1. fifo

    0下载:
  2. actel 的同步硬件fifo的testbench,初学者可以看一下testbench怎么写的。-the testbench code of actel fpga,it is right for new learner~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:27.72kb
    • 提供者:书荣
  1. VHDL

    0下载:
  2. VHDL 语言要素,可以帮助初学者,加深理解-VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:27.7kb
    • 提供者:eason
  1. jiaotongdeng

    0下载:
  2. 我们设计一个简单的十字路*通灯。交通灯分东西和南北两个方向,均通过数码管和指示灯指示当前的状态。设两个方向的流量相当,红灯时间45s,绿灯时间40s,黄灯时间5s.-We design a simple traffic light intersection. West and East, and North-South traffic lights both directions, both through the digital control and the indicator indic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:27.7kb
    • 提供者:shenlina
  1. DCT_IDCT

    0下载:
  2. H264/AVS中的离散余弦变换DCT以及反离散余弦变换IDCT的Verilog代码-H264/AVS the discrete cosine transform and inverse discrete cosine transform DCT IDCT of Verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:27.69kb
    • 提供者:李柏祥
  1. add4_bcd

    0下载:
  2. 程序描述了BCD码加法器,采用的是逢十进一的规则。-Procedures described BCD adder, using the rules of decimal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:27.67kb
    • 提供者:沈湛
  1. I2C-

    0下载:
  2. 单个地址的读写 I2C总线的数据都是以字节(8位)的方式传送的,发送器件每发送一个字节之后,在时钟的第9个脉冲期间释放数据总线,由接收器发送一个ACK(把数据总线的电平拉低)来表示数据成功接收-The address of a single reading and writing the I2C bus of the data bytes (eight) way to transmit, send each device sends a byte after, the clock pulse 9
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:27.67kb
    • 提供者:叶小玲
  1. Circuit-modeling-mux

    0下载:
  2. 电路建模--简单和复杂的Mux建模思想 信号,表达式等-Circuit modeling- simple and complex signals Mux modeling thought, expression, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:27.67kb
    • 提供者:李拉
« 1 2 ... .31 .32 .33 .34 .35 2836.37 .38 .39 .40 .41 ... 4323 »
搜珍网 www.dssz.com