CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .74 .75 .76 .77 .78 2879.80 .81 .82 .83 .84 ... 4323 »
  1. vhdl1

    0下载:
  2. some vhdl sourcecode for freshmen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:23.63kb
    • 提供者:chenjiada
  1. ls139

    0下载:
  2. 全加器程序编写,用VHDL语言实现四位全加器的加法运算-Full adder programming, using VHDL language to achieve the addition of four full-adder operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:23.63kb
    • 提供者:cdd
  1. romip2

    0下载:
  2. Rom design for filter Bank
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:23.63kb
    • 提供者:Jaydeep Parmar
  1. fft_256

    0下载:
  2. 256点的fft,使用verilog硬件描述语言实现,可以在quartus等仿真软件仿真-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:23.63kb
    • 提供者:Cxgu
  1. UARTRXTX

    0下载:
  2. MSP430f449的max232的TX与RX问题解决-MSP430f449 the max232' s problem-solving TX and RX
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:23.63kb
    • 提供者:徐如
  1. demo4

    0下载:
  2. AXI4-stream协议,用于调试,测试代码,IPcore-The AXI4-stream protocol, used to debug, test code, IPcore
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:23.63kb
    • 提供者:mingming
  1. Multisim

    0下载:
  2. multisim 程序 使用教程 详细明了清楚-multisim tutorial program uses more clearly understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:23.62kb
    • 提供者:fangquan
  1. DES.zip

    0下载:
  2. DES 加密算法的实现,使用硬件描述语言VHDL编写,DES encryption algorithm realization, uses hardware descr iption language VHDL to compile
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:23.59kb
    • 提供者:zfhustb
  1. cf_ad9129_ebz_edk_14_4_2013_03_12.tar

    0下载:
  2. FPGA+DDS+DAC,ADI参考设计-verification of AD9129-EVB based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:23.58kb
    • 提供者:木子
  1. Secuential_Ligths

    0下载:
  2. A simple sequential lights
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:23.58kb
    • 提供者:Davids
  1. multiplexer

    0下载:
  2. 2输入多选器,一个控制端,两个输入端,一个输出,控制端来决定输出为哪个-2 input multiple-choice device, a control terminal, the two inputs, one output, control output terminal to decide which
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:23.57kb
    • 提供者:lizhi
  1. TI_DSP_617

    0下载:
  2. 在Davinci下的FPGA逻辑控制程序-In the the Davinci next FPGA logic control program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:23.57kb
    • 提供者:王伟琴
« 1 2 ... .74 .75 .76 .77 .78 2879.80 .81 .82 .83 .84 ... 4323 »
搜珍网 www.dssz.com