资源列表
mux
- Mulriplexer is implemented using VHDL.
AD9833
- AD9833输出正弦波、三角波及方波，希望对大家有用-AD9833 output sine wave, square wave triangle spread, want to be useful
DDR_SDRAM
- SDRAM控制器的相关源程序代码 有需要的同学可以下载-SDRAM controller source code related to students in need can be downloaded
Sensor
- Sensor de Temperatura
wom_kg
- 系统时钟的VHDL电路，适合有一定经验的编程人员，希望能对你们有帮助。-VHDL system clock circuit suitable for a certain programming experience, you want to help.
test2
- 实验要求： （1）画出5位逐级进位和超前进位加法器的电路图，要求在图中表明输入、输出信号、中间信号等全部相关的信号，且信号命名应和图中的标注一一对应； （2）不能使用课本中的FOR循环语句，VHDL的赋值语句应和电路图一一对应； （3）VHDL代码和仿真波形要保存。 （4）关于超前进位加法器，可以参照课本P160设计。 （5） 要求提交设计报告，按照深大实验报告的标准格式，同时需要代码，仿真结果和综合电路图。 -The experimental requirements:
1lcd602
- 用1602LCD设计的可调式电子钟 用1602LCD设计的可调式电子钟-1602LCD designed with adjustable electronic clock designed with adjustable 1602LCD Clock
100vhdl1
- VHDL源代码100例（1）带有目录！请仔细查看！
eth
- 基于verilog语言的以太网接口的fpga实现，用在无线通信领域，供参考-The Ethernet interface based on verilog language fpga implementation, used in the field of wireless communications, for your reference
Half_Frequence
- 本程序基于VHDL语言，设计分频器，其中包含半整数分频占空比不为50 奇数分频占空比为50 任意小数分频 -The program is based on VHDL language design divider, which includes half-integer divider 50 duty cycle is not odd frequency 50 duty cycle any fractional
traffic-lights
- 一个简单的交通灯控制系统，没有故障处理功能-A simple control system for traffic lights, no fault processing function
add32
- 32 位 加法器 设计-32bits Adder